第3章32BitRISC微处理器S3C2410A.ppt
《第3章32BitRISC微处理器S3C2410A.ppt》由会员分享,可在线阅读,更多相关《第3章32BitRISC微处理器S3C2410A.ppt(123页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第第3章章32BitRISC微微处理器处理器S3C2410A3.1S3C2410A简介简介n3.1.1 S3C2410A内部结构nS3C2410是Samsung公司推出的16/32位RISC处理器,主要面向高性价比、低功耗的手持设备应用。S3C2410有S3C2410X和S3C2410A两个型号,A型是X型的改进型,具有更好的性能和更低的功耗。n为了降低系统的成本,S3C2410A在片上集成了单独的16KB指令Cache和16KB数据Cache、用于虚拟存储器管理的MMU、支持STN和TFT的LCD控制器、NAND Flash Boot Loader、系统管理器(片选逻辑和SDRAM控制器)、
2、3通道UART、4通道DMA、4通道PWM定时器、I/O口、RTC、8通道10位ADC和触摸屏接口、I2C总线接口、I2S总线接口、USB主设备、USB从设备、SD主卡和MMC(Multi Media Card,多媒体卡)卡接口、2通道的SPI(Serial Peripheral Interface,串行外围设备接口)以及PLL时钟发生器。S3C2410A的CPU内核采用的是16/32位ARM920T 内核,同时还采用了AMBA(Advanced Microcontroller Bus Architecture,先进的微控制器总线体系结构)新型总线结构。图3.1.1 S3C2410A内部结构方
3、框图n3.1.2 S3C2410A的技术特点 nS3C2410A具有如下特点:n1体系结构体系结构 采用ARM920T CPU内核,具有16/32位RISC体系结构和强大的指令集,为手持设备和通用嵌入式应用提供片上集成系统解决方案;增强的ARM体系结构MMU,支持WinCE和Linux;使用指令Cache、数据Cache减少主存储器带宽和反应时间对性能的影响;ARM920T CPU内核支持ARM调试体系结构;内部采用先进的微控制器总线体系结构(AMBA)(AMBA2.0,AHB/APB)。补充:MMU是Memory Management Unit的缩写,中文名是内存管理单元,它是中央处理器(C
4、PU)中用来管理虚拟存储器、物理存储器的控制线路,同时也负责虚拟地址映射为物理地址,以及提供硬件机制的内存访问授权。MMU的历史的历史许多年以前,当人们还在使用许多年以前,当人们还在使用DOS或是更古老的操作系统的时候,或是更古老的操作系统的时候,计算机的内存还非常小,一般都是以计算机的内存还非常小,一般都是以K为单位进行计算,相应的,当时为单位进行计算,相应的,当时的程序规模也不大,所以内存容量虽然小,但还是可以容纳当时的程序。的程序规模也不大,所以内存容量虽然小,但还是可以容纳当时的程序。但随着图形界面的兴起还用用户需求的不断增大,应用程序的规模也随但随着图形界面的兴起还用用户需求的不断增
5、大,应用程序的规模也随之膨胀起来,终于一个难题出现在程序员的面前,那就是应用程序太大之膨胀起来,终于一个难题出现在程序员的面前,那就是应用程序太大以至于内存容纳不下该程序,通常解决的办法是把程序分割成许多称为以至于内存容纳不下该程序,通常解决的办法是把程序分割成许多称为覆盖块(覆盖块(overlay)的片段。覆盖块)的片段。覆盖块0首先运行,结束时他将调用另一首先运行,结束时他将调用另一个覆盖块。虽然覆盖块的交换是由个覆盖块。虽然覆盖块的交换是由OS完成的,但是必须先由程序员把完成的,但是必须先由程序员把程序先进行分割,这是一个费时费力的工作,而且相当枯燥。人们必须程序先进行分割,这是一个费时
6、费力的工作,而且相当枯燥。人们必须找到更好的办法从根本上解决这个问题。找到更好的办法从根本上解决这个问题。不久人们找到了一个办法,这就是虚拟存储器不久人们找到了一个办法,这就是虚拟存储器(virtualmemory).虚拟存储器的基本思想是程序,数据,堆栈的总的大小可以虚拟存储器的基本思想是程序,数据,堆栈的总的大小可以超过物理存储器的大小,操作系统把当前使用的部分保留在内存中,而超过物理存储器的大小,操作系统把当前使用的部分保留在内存中,而把其他未被使用的部分保存在磁盘上。比如对一个把其他未被使用的部分保存在磁盘上。比如对一个16MB的程序和一个的程序和一个内存只有内存只有4MB的机器,操作
7、系统通过选择,可以决定各个时刻将哪的机器,操作系统通过选择,可以决定各个时刻将哪4M的内容保留在内存中,并在需要时在内存和磁盘间交换程序片段,这样的内容保留在内存中,并在需要时在内存和磁盘间交换程序片段,这样就可以把这个就可以把这个16M的程序运行在一个只具有的程序运行在一个只具有4M内存机器上了。而这个内存机器上了。而这个16M的程序在运行前不必由程序员进行分割。的程序在运行前不必由程序员进行分割。MMU的相关概念的相关概念任何时候,计算机上都存在一个程序能够产生的地址集合,我们任何时候,计算机上都存在一个程序能够产生的地址集合,我们称之为地址范围。这个范围的大小由称之为地址范围。这个范围的
8、大小由CPU的位数决定,例如一个的位数决定,例如一个32位的位的CPU,它的地址范围是,它的地址范围是00 xFFFFFFFF(4G),而对于一个而对于一个64位位的的CPU,它的地址范围为,它的地址范围为00 xFFFFFFFFFFFFFFFF(64T).这个范这个范围就是我们的程序能够产生的地址范围,我们把这个地址范围称为虚围就是我们的程序能够产生的地址范围,我们把这个地址范围称为虚拟地址空间,该空间中的某一个地址我们称之为虚拟地址。与虚拟地拟地址空间,该空间中的某一个地址我们称之为虚拟地址。与虚拟地址空间和虚拟地址相对应的则是物理地址空间和物理地址,大多数时址空间和虚拟地址相对应的则是物
9、理地址空间和物理地址,大多数时候我们的系统所具备的物理地址空间只是虚拟地址空间的一个子集。候我们的系统所具备的物理地址空间只是虚拟地址空间的一个子集。这里举一个最简单的例子直观地说明这两者,对于一台内存为这里举一个最简单的例子直观地说明这两者,对于一台内存为256M的的32bitx86主机来说,它的虚拟地址空间范围是主机来说,它的虚拟地址空间范围是00 xFFFFFFFF(4G),而物理地址空间范围是而物理地址空间范围是0 x0000000000 x0FFFFFFF(256M)。)。在使用了虚拟存储器的情况下,虚拟地址不是被直接送到内存地在使用了虚拟存储器的情况下,虚拟地址不是被直接送到内存地
10、址总线上,而是送到存储器管理单元址总线上,而是送到存储器管理单元MMU,把虚拟地址映射为物理,把虚拟地址映射为物理地址。地址。大多数使用虚拟存储器的系统都使用一种称为分页(大多数使用虚拟存储器的系统都使用一种称为分页(paging)机制。虚拟地址空间划分成称为页(机制。虚拟地址空间划分成称为页(page)的单位)的单位,而相应的物理地址而相应的物理地址空间也被进行划分,单位是页桢空间也被进行划分,单位是页桢(frame).页和页桢的大小必须相同。在页和页桢的大小必须相同。在这个例子中我们有一台可以生成这个例子中我们有一台可以生成32位地址的机器,它的虚拟地址范围位地址的机器,它的虚拟地址范围从
11、从00 xFFFFFFFF(4G),而这台机器只有而这台机器只有256M的物理地址,因此他的物理地址,因此他可以运行可以运行4G的程序,但该程序不能一次性调入内存运行。这台机器必的程序,但该程序不能一次性调入内存运行。这台机器必须有一个达到可以存放须有一个达到可以存放4G程序的外部存储器(例如磁盘或是程序的外部存储器(例如磁盘或是FLASH),以保证程序片段在需要时可以被调用。在这个例子中,页的大小为以保证程序片段在需要时可以被调用。在这个例子中,页的大小为4K,页桢大小与页相同页桢大小与页相同这点是必须保证的,因为内存和外围存储器之间这点是必须保证的,因为内存和外围存储器之间的传输总是以页为
12、单位的。对应的传输总是以页为单位的。对应4G的虚拟地址和的虚拟地址和256M的物理存储器,的物理存储器,他们分别包含了他们分别包含了1M个页和个页和64K个页桢。个页桢。INTEL出品的出品的80386CPU或者更新的或者更新的CPU中都集成有中都集成有MMU.可以可以提供提供32BIT共共4G的地址空间的地址空间.ARM出品的出品的CPU,MMU作为一个协处理作为一个协处理器存在。根据不同的系列有不同搭配。一般是编号为器存在。根据不同的系列有不同搭配。一般是编号为15的协处理器。的协处理器。ARMMMU提供的分页机制有提供的分页机制有1K/4K/64K3种模式种模式.目前操作系统通目前操作系
13、统通常使用的常使用的4K模式。模式。ARM920T有两个内部协处理器:有两个内部协处理器:CPl4和和CPl5。CPl4用于调试用于调试控制,控制,CPl5用于存储系统控制。用于存储系统控制。总线总线总线是总线是CPU与存储器和设备通信的机制,是计算机与存储器和设备通信的机制,是计算机各部件之间传送数据、地址和控制信息的公共通道。各部件之间传送数据、地址和控制信息的公共通道。一个微处理器系统可能含有多条总线。一个微处理器系统可能含有多条总线。高速设备可以连到高速总线上。高速设备可以连到高速总线上。低速设备可以连到低速总线上。低速设备可以连到低速总线上。桥:总线互联的电路。桥:总线互联的电路。A
14、MBA(高级微控制器总线架构)(高级微控制器总线架构)ARM研发的研发的AMBA(AdvancedMicrocontrollerBusArchitecture)2.0版版AMBA标准定义了三组总线:标准定义了三组总线:AHB(AMBA高性能总线高性能总线)、ASB(AMBA系统总线系统总线)、和、和APB(AMBA外设总线外设总线)。theAdvancedHigh-performanceBus(AHB)应用于高性能、高时钟频率的系统模块,它构成了高性能的系统骨干总线。应用于高性能、高时钟频率的系统模块,它构成了高性能的系统骨干总线。theAdvancedSystemBus(ASB)是第一代是第
15、一代AMBA系统总线,同系统总线,同AHB相比,它数据宽度要小一些。相比,它数据宽度要小一些。theAdvancedPeripheralBus(APB)是本地二级总线(是本地二级总线(localsecondarybus),通过桥和),通过桥和AHB/ASB相相连。它主要是为了满足不需要高性能流水线接口或不需要高带宽接口的设备连。它主要是为了满足不需要高性能流水线接口或不需要高带宽接口的设备的互连。的互连。APB只有一个只有一个APB桥,它将来自桥,它将来自AHB/ASB的信号转换为合适的形的信号转换为合适的形式以满足挂在式以满足挂在APB上的设备的要求。桥要负责锁存地址、数据以及控制信号,上的
16、设备的要求。桥要负责锁存地址、数据以及控制信号,同时要进行二次译码以选择相应的同时要进行二次译码以选择相应的APB设备。设备。2.存储系统管理器存储系统管理器支持小大端方式。支持小大端方式。地址空间:每地址空间:每bank128MB(byte)(总共)(总共1GB)。)。注意:注意:bank就是片选,一个片选就是一个就是片选,一个片选就是一个bank每个每个bank支持可编程的支持可编程的8/16/32位数据总线宽度。位数据总线宽度。bank0bank6都采用固定的都采用固定的bank起始地址。起始地址。bank7具有可编程的具有可编程的bank起始地址和大小。起始地址和大小。8个存储器个存储
17、器bank:6个用于个用于ROM、SRAM及其他;及其他;2个用于个用于ROM、SRAM和和SDRAM。所有的存储器所有的存储器bank都具有可编程的访问周期。都具有可编程的访问周期。支持使用外部等待信号来填充总线周期。支持使用外部等待信号来填充总线周期。支持掉电时的支持掉电时的SDRAM自刷新模式。自刷新模式。支持各种类型的支持各种类型的ROM启动(启动(booting),包括),包括NOR/NANDFlash和和EEPROM等。等。n3NANDFlashBootLoader(启动装载)(启动装载)支持从支持从NANDFlash存储器的启动。存储器的启动。采用采用4KB内部缓冲器用于启动引导
18、。内部缓冲器用于启动引导。支持启动之后支持启动之后NAND存储器仍然作为外部存储器使用。存储器仍然作为外部存储器使用。SRAM是英文是英文StaticRAM的缩写,它是一种具有静止存取功能的内存,不需的缩写,它是一种具有静止存取功能的内存,不需要刷新电路即能保存它内部存储的数据。不像要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路,内存那样需要刷新电路,每隔一段时间,固定要对每隔一段时间,固定要对DRAM刷新充电一次,否则内部的数据即会消失,刷新充电一次,否则内部的数据即会消失,因此因此SRAM具有较高的性能,但是具有较高的性能,但是SRAM也有它的缺点,即它的集成度较低,
19、也有它的缺点,即它的集成度较低,相同容量的相同容量的DRAM内存可以设计为较小的体积,但是内存可以设计为较小的体积,但是SRAM却需要很大的体却需要很大的体积,所以在主板上积,所以在主板上SRAM存储器要占用一部分面积,在主板上哪些是存储器要占用一部分面积,在主板上哪些是SRAM呢?呢?一种是置于一种是置于CPU与主存间的高速缓存,它有两种规格:一种是固定在主与主存间的高速缓存,它有两种规格:一种是固定在主板上的高速缓存(板上的高速缓存(CacheMemory);另一种是插在卡槽上的);另一种是插在卡槽上的COAST(CacheOnAStick)扩充用的高速缓存,另外在)扩充用的高速缓存,另外
20、在CMOS芯片的电芯片的电路里,它的内部也有较小容量的路里,它的内部也有较小容量的128字节字节SRAM,存储我们所设置的配置数,存储我们所设置的配置数据。还有为了加速据。还有为了加速CPU内部数据的传送,自内部数据的传送,自80486CPU起,在起,在CPU的内部的内部也设计有高速缓存,故在也设计有高速缓存,故在PentiumCPU就有所谓的就有所谓的L1Cache(一级高速缓(一级高速缓存)和存)和L2Cache(二级高速缓存)的名词,一般(二级高速缓存)的名词,一般L1Cache是内建在是内建在CPU的的内部,内部,L2Cache是设计在是设计在CPU的外部,但是的外部,但是Pentiu
21、mPro把把L1和和L2Cache同时设计在同时设计在CPU的内部,故的内部,故PentiumPro的体积较大。的体积较大。PentiumII又把又把L2Cache移至移至CPU内核之外的黑盒子里。内核之外的黑盒子里。SRAM显然速度快,不需要显然速度快,不需要刷新,但是也有另外的缺点,就是价格高,体积大,所以在主板上还不能作刷新,但是也有另外的缺点,就是价格高,体积大,所以在主板上还不能作为用量较大的主存。为用量较大的主存。SDRAMSDRAM:SynchronousDynamicRandomAccessMemory,同步动态随机存取存储器,同步是指同步动态随机存取存储器,同步是指Memor
22、y工作需要同步时钟,内部的命令的发送与数据的传输都工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是由数据不丢失;随机是指数据不是线性依次存储,而是由指定地址进行数据读写。指定地址进行数据读写。SDRAM从发展到现在已经经历了四代,分别是:从发展到现在已经经历了四代,分别是:第一代第一代SDRSDRAM,第二代,第二代DDRSDRAM,第三代,第三代DDR2SDRAM,第四代,第四代DDR3SDRAM.只读内存(只读内存(Read-OnlyMemory,R
23、OM)是一种半导体内存,其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中,资料并且不会因为电源关闭而消失。为便于使 用和大批 量 生产,进一步发展了可编程只读存储器(PROM)、可擦可编程序只读存储器(EPROM)和电可擦可编程只读存储器(EEPROM)。EPROM需用紫外光长时间照射才能擦除,使用很不方便。20世纪 80 年代制出的 EEPROM,克服了EPROM的不足,但集成度不高,价格较贵。ROM:其资料内容在写入后就不能更改。PROM:仅能写录一次。EPROM:抹除时将线路曝光于紫外线下,则资料可被清空,并且可重复使用。通常在封装外壳上会预留一个石
24、英透明窗以方便曝光。EEPROM:抹除的方式是使用高电场来完成,因此不需要透明窗。快闪存储器快闪存储器:(FlashMemory)字节水平上进行删除和重写而不是整个芯片擦写,这样闪存就比EEPROM的更新速度快.NOR和和NANDFlash存储器存储器NOR和和NAND是现在市场上两种主要的非易失闪存技术。是现在市场上两种主要的非易失闪存技术。Intel于于1988年首先开发出年首先开发出NORflash技术技术,彻底改变了原先由彻底改变了原先由EPROM和和EEPROM一统天一统天下的局面。紧接着下的局面。紧接着,1989年年,东芝公司发表了东芝公司发表了NANDflash结构结构,强调降低
25、每比强调降低每比特的成本特的成本,更高的性能更高的性能,并且象磁盘一样可以通过接口轻松升级。并且象磁盘一样可以通过接口轻松升级。NOR的特点是芯片内执行的特点是芯片内执行(XIP,eXecuteInPlace),这样应用程序可以这样应用程序可以直接在直接在flash闪存内运行闪存内运行,不必再把代码读到系统不必再把代码读到系统RAM中。中。NOR的传输效率很高的传输效率很高,在在14MB的小容量时具有很高的成本效益的小容量时具有很高的成本效益,但是但是很低的写入和擦除速度大大影响了它的性能。很低的写入和擦除速度大大影响了它的性能。NAND结构能提供极高的单元密度结构能提供极高的单元密度,可以达
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 32 BitRISC 微处理器 S3C2410A
限制150内