第2章80x86微处理器.ppt

《第2章80x86微处理器.ppt》由会员分享，可在线阅读，更多相关《第2章80x86微处理器.ppt（98页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第2章章 80 x86微处理器微处理器2.1 8086编程结构编程结构2.2 8086工作模式和引脚功能工作模式和引脚功能2.3 8086的操作和时序的操作和时序2.4 8086的存储器及的存储器及I/O组织组织12.1 8086编程结构编程结构q80868086和和808880888086CPU:8086CPU:是是IntelIntel系列的系列的1616位位CPUCPU（数据线：数据线：1616根根D0D0D15D15、地址线：、地址线：2020根根A0A0A19A19,可寻址的可寻址的地址空间达地址空间达2 22020,即即1M1M字节字节）。）。采用单采用单5V5V电源工作。电源工作

2、。8088CPU8088CPU:Intel:Intel公司公司为了与当时已有的一整套外围设为了与当时已有的一整套外围设备接口芯片直接兼容，推出了一种准备接口芯片直接兼容，推出了一种准1616位微处理器位微处理器80888088。80888088的内部寄存器、内部运算部件以及内部操的内部寄存器、内部运算部件以及内部操作都是按作都是按1616位设计的，但位设计的，但对外的数据总线只有对外的数据总线只有8 8条条 。本章重点介绍本章重点介绍80868086，对，对80888088也将作出说明。也将作出说明。2q编程结构：编程结构：指从程序员和使用者角度看到的结构。这种结构和指从程序员和使用者角度看到

3、的结构。这种结构和CPUCPU内部物理结构和实际布局不同。内部物理结构和实际布局不同。从编程结构看，从编程结构看，8086CPU8086CPU由两部分组成：由两部分组成：总线接口单元总线接口单元BIUBIU（Bus Interface UnitBus Interface Unit）执行单元执行单元EUEU（Execution UnitExecution Unit）3图2-1 8086/8088CPU内部结构图16位位ALU运算寄存器运算寄存器标志寄存器标志寄存器执行部分执行部分控制电路控制电路执行单元执行单元（EU）AHALBHBLCHCLDHDLSPBPDISI通通用用寄寄存存器器AXBXC

4、XDX地址加地址加法器法器123456指令队列指令队列CSDSSSESIP内部暂存器内部暂存器总线接口单元（总线接口单元（BIU）8位位段段寄寄存器存器指令指针指令指针20位地址总线位地址总线数据总线数据总线8088:8位位8086:16位位外部外部总线总线80888086总线控总线控制逻辑制逻辑计算处理计算处理运输运输642.1.1 总线接口单元总线接口单元BIUq功能：功能：负责负责CPU与存储器、与存储器、I/O设备设备之间数据传送，包括对存储之间数据传送，包括对存储器读写数据操作、对器读写数据操作、对I/O接口接口读写操作以及取指令操作。读写操作以及取指令操作。q组成：组成：1)段寄存

5、器（段寄存器（CS,DS,SS,ES）2)16b指令指针寄存器指令指针寄存器IP3)20b地址加法器地址加法器4)内部暂存器内部暂存器5)指令队列缓冲器指令队列缓冲器6)总线控制逻辑总线控制逻辑5q内存特点：（内存特点：（1MB）每个内存单元存放一个字节数据。每个内存单元存放一个字节数据。每个内存单元有一个每个内存单元有一个ID地址（地址（20b）。）。CPU内存存放数据：内存存放数据：1byte：直接存放：直接存放1word：低字节存在低地址单元，：低字节存在低地址单元，高字节存在高地址单元。高字节存在高地址单元。如：将字如：将字1234H存放在存放在FFFFCH 开始的内存单元，则：开始的

6、内存单元，则：(FFFFCH)=34H,(FFFFDH)=12H.字符：以字符：以ASCII码形式存放；码形式存放；数字：以补码形式存放。数字：以补码形式存放。CPU要对内存读要对内存读/写，需要先确定相应内存单元地址写，需要先确定相应内存单元地址（20b）内存（内存（1MB）00000H00001H00002H00003HFFFFCHFFFFDHFFFFEHFFFFFH00H11HABHF0H23H73HA4H5FH（物理地址）（物理地址）（内容）（内容）61)段寄存器段寄存器8086CPU内部数据结构为内部数据结构为16b，而外部可以访问的存，而外部可以访问的存储空间为储空间为1MB(需要

7、需要20b地址线地址线)。为了能寻址为了能寻址1MB空间，空间，8086引入了引入了“段段”的概念的概念（将内存分为若干个段，段地址存放到段寄存器）。（将内存分为若干个段，段地址存放到段寄存器）。内存的实际物理地址由一个段地址和段内偏移量来内存的实际物理地址由一个段地址和段内偏移量来确定。确定。根据段寄存器主要用途，设有根据段寄存器主要用途，设有4个段寄存器：个段寄存器：CS16位的代码段寄存器（位的代码段寄存器（Code Segment register）DS16位的数据段寄存器（位的数据段寄存器（Data Segment register）ES16位的扩展段寄存器（位的扩展段寄存器（Ext

8、ra Segment register）SS16位的堆栈段寄存器（位的堆栈段寄存器（Stack Segment register）72)16b指令指针计数器指令指针计数器IP指示指示下下1条指令条指令所在的逻辑地址（偏移地址），所在的逻辑地址（偏移地址），又称为指令计数器或程序计数器。又称为指令计数器或程序计数器。3)20b地址加法器地址加法器功能：用于产生功能：用于产生20b物理地址。物理地址。物理地址获取方法：物理地址获取方法：物理地址段地址物理地址段地址10H+偏移地址偏移地址即将段寄存器的内容左移即将段寄存器的内容左移4b（或乘或乘16），与逻辑地址（段内），与逻辑地址（段内偏移地址）

9、在地址加法器内相加，产生偏移地址）在地址加法器内相加，产生20b物理地址。物理地址。段地址存放于段寄存器；偏移地址，根据寻址方式不同，可段地址存放于段寄存器；偏移地址，根据寻址方式不同，可以来自以来自IP或其它寄存器。或其它寄存器。例：取指令例：取指令访问代码段：（访问代码段：（CS）10H+（IP）；）；取数据时，可能访问数据段、扩展段和堆栈段：取数据时，可能访问数据段、扩展段和堆栈段：取数据段数据：取数据段数据：（DS）10H+偏移地址；偏移地址；取堆栈段数据：取堆栈段数据：（SS）10H+偏移地址；偏移地址；取扩展段数据：取扩展段数据：（ES）10H+偏移地址；偏移地址；84)内部暂存器

10、内部暂存器用于内部数据的暂存，该部分对用户用于内部数据的暂存，该部分对用户透明，用户无权访问。透明，用户无权访问。5)指令队列缓冲器指令队列缓冲器8086的指令队列为的指令队列为6个字节，个字节，8088为为4个字节，在执行单元个字节，在执行单元EU执行指令的同执行指令的同时，总线接口单元时，总线接口单元BIU可以从内存中可以从内存中取出下一条或下几条指令放在指令队取出下一条或下几条指令放在指令队列。列。6)I/O控制电路（总线控制逻辑）控制电路（总线控制逻辑）控制控制CPU与外部电路的数据交换。与外部电路的数据交换。8086有有20根地址线和根地址线和16根数据线，由根数据线，由I/O控制电

11、路控制控制电路控制CPU芯片芯片16条引脚的条引脚的分时复用分时复用。92.1.2 执行单元执行单元EUq功能：功能：负责指令的执行。负责指令的执行。q组成：组成：1)通用寄存器通用寄存器2)专用寄存器专用寄存器3)算术逻辑单元算术逻辑单元4)标志寄存器标志寄存器5)内部控制逻辑内部控制逻辑101)通用寄存器通用寄存器8086CPU有有4个个16位通用寄存器位通用寄存器AX,BX,CX 和和DX。这这4个通用寄存器既可用作个通用寄存器既可用作16b寄存器，也可用作寄存器，也可用作8b寄存器。寄存器。用途：用途：高高8b低低8b112)专用寄存器专用寄存器8086CPU有有4个个16位位的专用寄

12、存器：的专用寄存器：基数指针寄存器基数指针寄存器BP(Base Pointer Register)堆栈指针寄存器堆栈指针寄存器SP(Stack Pointer Register)源变址寄存器源变址寄存器SI(Source Index Register)目的变址寄存器目的变址寄存器DI(Destination Index Register)BP一般用于访问堆栈段任意单元。一般用于访问堆栈段任意单元。SP在堆栈操作在堆栈操作时用于确定堆栈顶在内存中的位置时用于确定堆栈顶在内存中的位置。BP、SP也常也常用来指示相对于段起始地址的偏移量。用来指示相对于段起始地址的偏移量。SI、DI则可用作寄存器间接

13、访问、相对寻址、基则可用作寄存器间接访问、相对寻址、基址变址寻址、相对基址变址寻址寄存器，访问数址变址寻址、相对基址变址寻址寄存器，访问数据段任意单元据段任意单元。123)算术逻辑单元（算术逻辑单元（Arithmetic Logic Unit）完成完成16位或位或8位算术逻辑运算。位算术逻辑运算。4)标志寄存器（标志寄存器（Flag Register）标志寄存器为标志寄存器为16位寄存器，其标志分为两类：位寄存器，其标志分为两类：状态标志状态标志表示前面的操作执行后，算术逻辑表示前面的操作执行后，算术逻辑部件所处状态，这种状态会将影响后面的操作。部件所处状态，这种状态会将影响后面的操作。控制标

14、志控制标志人为设置的，指令系统中有专门的人为设置的，指令系统中有专门的指令用于控制标志的设置和清除，每个控制标志指令用于控制标志的设置和清除，每个控制标志都对某一种特定的功能起控制作用。都对某一种特定的功能起控制作用。状态标志状态标志6个：个：SF、ZF、PF、CF、AF和和OF；控制标志控制标志3个：个：DF、IF、TF。1514131211109876543210OFDFIFTFSFZFAFPFCF13状态标志各位含义：状态标志各位含义：符号标志符号标志SF（Sign Flag）和运算结果的最高位和运算结果的最高位相同。指出前面的运算执行后的结果是正还是负，相同。指出前面的运算执行后的结果

15、是正还是负，结果为正数时结果为正数时SF=0，负数时负数时SF=1。零标志零标志ZF（Zero Flag）当前运算结果为零时当前运算结果为零时ZF=1；当前的运算结果非零时当前的运算结果非零时ZF=0。奇奇/偶标志偶标志PF（Parity Flag）若运算结果的若运算结果的低低8位中所含的位中所含的1的个数为偶数，则的个数为偶数，则PF=1，否则为否则为0。进位标志进位标志CF当执行加法运算使最高位产生当执行加法运算使最高位产生进位进位，或者执行减法运算引起最高位产生或者执行减法运算引起最高位产生借位时，则借位时，则CF=1。除此之外，循环指令也会影响此标志。除此之外，循环指令也会影响此标志。

16、溢出标志溢出标志OF当运算过程中产生溢出时，会使当运算过程中产生溢出时，会使OF为为1。所谓溢出，就是当字节运算的结果。所谓溢出，就是当字节运算的结果超出了范围超出了范围128127(27-1)，或者当字运算的结果，或者当字运算的结果超出了超出了范围范围3276832767(215-1)时称为溢出。时称为溢出。14辅助进位标志辅助进位标志AF加法运算时加法运算时第第3位往第位往第4位位有进有进位，或者减法运算时第位，或者减法运算时第3位从第位从第4位有借位，则位有借位，则AF为为1。此标志在。此标志在BCD码运算中作为是否进行十进制调码运算中作为是否进行十进制调整的判断依据。整的判断依据。状态

17、标志举例状态标志举例:0101 0100 0011 1001 0101 0100 0011 1001 （2156121561）+0100 0101 0110 1010 +0100 0101 0110 1010 （1777017770）1 1001 001 10011001 101 1010 0 0 0011 011（39331 3276739331 32767）AFZF=0SF=1CF=0AF=1PF=1(4个个“1”)OF=1（两个正数相加后，结果为负数，溢出）两个正数相加后，结果为负数，溢出）15控制标志有控制标志有3 3个，即个，即DFDF、IFIF、TFTF方向标志方向标志DF（Dir

18、ection Flag）控制串操作指令控制串操作指令用的标志。如果用的标志。如果DF为为0，则串操作过程中地址会不断，则串操作过程中地址会不断增值；如果增值；如果DF为为1，则串操作地址会不断减值。，则串操作地址会不断减值。中断标志中断标志IF（Interrupt Enable Flag）可屏蔽中可屏蔽中断允许标志。如果断允许标志。如果IF为为0，则，则CPU不能对可屏蔽中断不能对可屏蔽中断请求作出响应；如果请求作出响应；如果IF为为1，则，则CPU可以接受可屏蔽可以接受可屏蔽中断请求。中断请求。跟踪标志跟踪标志TF（Trap Flag）如果如果TF为为1，则，则CPU按跟踪方式执行指令。此方

19、式便于进行程序的调试。按跟踪方式执行指令。此方式便于进行程序的调试。5)内部控制逻辑电路内部控制逻辑电路从指令队列缓冲器中取出指令，进行译码，产生各从指令队列缓冲器中取出指令，进行译码，产生各种控制循环，控制各部件的工作。种控制循环，控制各部件的工作。162.1.3 总线接口单元与执行单元的管理总线接口单元与执行单元的管理q总线接口部件总线接口部件BIU和执行部件和执行部件EU并行工作，但并不是并行工作，但并不是同步的，两者互相配合工作。两者的动作管理遵循如同步的，两者互相配合工作。两者的动作管理遵循如下原则：下原则：当当8086的的指指令令队队列列中中有有2个个空空字字节节（8088有有1个

20、个字字节节空空闲闲）时时，BIU就会自动把指令取到指令队列中。就会自动把指令取到指令队列中。当当EU要要执执行行指指令令时时，从从指指令令队队列列头头部部取取出出一一条条指指令令（后后续续指指令令自自动动前前移移），并并用用几几个个时时钟钟周周期期去去执执行行指指令令。指指令令执执行行中中若若要要访访问问内内存存或或I/O设设备备，EU将将向向BIU申申请请总总线线周周期期，若若BIU空空闲闲则则立立即即响响应应；若若BIU正正在在取取一一条条指指令令，则则取取指指令令操操作作完完成成后响应后响应EU的总线请求。的总线请求。当当指指令令队队列列已已满满，而而且且EU又又无无总总线线访访问问请请

21、求求时时，BIU便便进进入入空闲状态。空闲状态。在在执执行行转转移移、调调用用和和返返回回指指令令时时，指指令令队队列列中中的的原原有有内内容容被被自动清除，从新地址开始重新填充指令队列。自动清除，从新地址开始重新填充指令队列。17q当当CPU分成多个相对独立的部件（如分成多个相对独立的部件（如80286），），并且把并且把一条指令分解成多个子过程，不同的部件分别对指令一条指令分解成多个子过程，不同的部件分别对指令流中不同的子过程进行操作，形成流水作业操作方式。流中不同的子过程进行操作，形成流水作业操作方式。流水线是流水线是CPU实现高速运算的关键技术。实现高速运算的关键技术。BIUEU取指令

22、取指令1取指令取指令2执行指令执行指令2执行指令执行指令180286的指令流水作业的指令流水作业BIUIUEUAU取指取指1取指取指2译码译码1取指取指3译码译码2执行执行1译码译码5执行执行4执行执行3取指取指4译码译码3执行执行2执行执行1取指取指5译码译码4执行执行3执行执行2执行执行5执行执行4执行执行5182.2 8086工作模式和引脚功能工作模式和引脚功能2.2.1 8086CPU2.2.1 8086CPU工作模式工作模式8086/8088CPU有两种基本的工作模式：有两种基本的工作模式：最小模式最小模式指系统中只有指系统中只有80868086或者或者80888088一个微处理器一

23、个微处理器。系统中，所有的总线控制信号都直接由系统中，所有的总线控制信号都直接由80868086或或80888088产生，产生，整个系统总线的控制线路最简单。整个系统总线的控制线路最简单。最大模式最大模式指系统中包含有指系统中包含有两个或多个微处理器两个或多个微处理器，其，其中一个主处理器就是中一个主处理器就是80868086或者或者80888088，其他的处理器称为，其他的处理器称为协处理器，用在中等规模或者大型协处理器，用在中等规模或者大型8086/80888086/8088系统。系统。说明：说明：8086/8088工作在何种模式，完全由硬件决定。工作在何种模式，完全由硬件决定。当当CPU

24、引脚的引脚的 接高电平时工作在最小模式。接高电平时工作在最小模式。当当CPU引脚的引脚的 接低电平时工作在最大模式接低电平时工作在最大模式。MN/MXMN/MX192.2.2 8086/8088引脚和功能引脚和功能（a）8086的引脚信号808612345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S

25、7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR (LOCK)M/IO (S2)DT/R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET（b）8088的引脚信号808812345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC(5V)A15A16/S3A17/S4A18/S5A19/S6SS0 (HIGH)MN/MXRDHOL

26、D(RQ/GT0)HLDA(RQ/GT1)WR (LOCK)M/IO (S2)DT/R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET图23 8086/8088引脚分配图（括号中为最大模式）20q对于对于8086/80888086/8088的引脚信号，应注意：的引脚信号，应注意：8086/80888086/8088的数据线和地址线分时复用（即某一时候总线的数据线和地址线分时复用（即某一时候总线上出现的是地址，另一时候，总线上出现的是数据）。上出现的是地址，另一时候，总线上出现的是数据）。8088只能传输只能传输8b数据，所以数据，所以8088只有只有

27、8个地址引脚个地址引脚兼为数据引脚；兼为数据引脚；8086有有16个地址个地址/数据复用引脚。数据复用引脚。第第2828引脚和第引脚和第3434脚：脚：28引脚：最小模式时，引脚：最小模式时，8088的第的第28脚脚 为低电平为低电平为存储器操作，高电平为为存储器操作，高电平为IO操作，而操作，而8086则正好相则正好相反（反（）。34引脚：引脚：8086的第的第34脚脚 是高是高8位数据允许信位数据允许信号，低电平时传送号，低电平时传送1个字，高电平时传送个字，高电平时传送1个字节。个字节。8088只能进行只能进行8位传输，所以第位传输，所以第34脚脚 (HIGH)只用只用来指出状态信息，而

28、不作复用。来指出状态信息，而不作复用。BHE/S7SS0M/IOM/IO21qCPU引脚：引脚：基本引脚：基本引脚：VCC，GND，CLK，RESET，MN/MX通信引脚：与通信方式有关。通信引脚：与通信方式有关。qCPU与内存与内存/IO通信方式主要有：通信方式主要有：直接数据传送：直接进行数据传送。直接数据传送：直接进行数据传送。中断方式：由外设中断方式：由外设/程序发中断请求；程序发中断请求；DMA方式：由其它芯片负责数据传送（需占用总线）方式：由其它芯片负责数据传送（需占用总线）22q直接数据传送：直接数据传送：地址：地址：AD0AD15，A16A19、ALE、BHE数据：数据：AD0

29、AD15，DEN、DT/R。控制：控制：M/IO：区分是与内存还是：区分是与内存还是IO进行数据传送；进行数据传送；RD、WR：区分是从：区分是从M/IO读数据还是往读数据还是往M/IO写写数据数据通知信号通知信号;READY、TEST：解决快速：解决快速/慢速通信同步问题。慢速通信同步问题。23q中断方式：中断方式：解决外设与解决外设与CPU之间的随机通信问题。之间的随机通信问题。解决办法：解决办法：IO设备随机事件产生设备随机事件产生向向CPU请求建立请求建立连接连接对中断进行处理（执行代码）。对中断进行处理（执行代码）。中断方式：中断方式：软件中断：软件程序中包含的中断语句软件中断：软件

30、程序中包含的中断语句直接处理。直接处理。硬件中断，两种：硬件中断，两种：不可屏蔽中断（不可屏蔽中断（1个）个）接收到后直接处理。（接收到后直接处理。（NMI）可屏蔽中断（多个）可屏蔽中断（多个）先确定事件类型，再处理。先确定事件类型，再处理。（INTR、INTA）24qDMA方式：方式：251.8086主要主要引脚信号（最大引脚信号（最大/最小模式通用）最小模式通用）1)GND、VCC：地和电源。地和电源。2)AD15AD0：地址地址/数据复用引脚，双向工作。数据复用引脚，双向工作。3)A19/S6A16/S3：地址地址/状态复用引脚，输出。状态复用引脚，输出。S S6 6=0=0表示表示80

31、86CPU8086CPU占用总线；占用总线；S5S5：表表明明中中断断允允许许标标志志IFIF的的当当前前设设置置；S5=1S5=1表表明明当当前前允允许许可可屏屏蔽中断请求，蔽中断请求，S5=0S5=0表明表明CPUCPU禁止一切可屏蔽中断。禁止一切可屏蔽中断。S4S4、S3S3：二者组合表明当前正在使用的段寄存器（表二者组合表明当前正在使用的段寄存器（表2-1)2-1)。注：当注：当CUPCUP让出总线时，让出总线时，A A1919/S/S6 6 A A1616/S/S3 3均为高阻状态。均为高阻状态。S4S3当前正在使用的段寄存器当前正在使用的段寄存器00ES01SS10CS或未使用任何

32、段寄存器或未使用任何段寄存器11DS表表2 21 S3,S41 S3,S4代码组合的意义代码组合的意义264 4）（Bus Bus High High EnableEnable）：高高8 8位位数数据据总总线线允允许许引引脚脚，输输出出。BHEBHE信信号号和和A A0 0组组合合起起来来告告诉诉连连接接在在总总线线上上的的存存储储器和接口，当前数据在总线上以何种格式出现。器和接口，当前数据在总线上以何种格式出现。表表2 22 BHE2 BHE和和A A0 0的代码组合和对应的含义的代码组合和对应的含义5）（ReadRead）：读信号输出，读信号输出，指出将要执行一个内存或指出将要执行一个内存

33、或I/OI/O端口的读操作。端口的读操作。操作操作BHE A0使用的数据线使用的数据线传送偶地址的传送偶地址的1个字节个字节10AD7AD0传送奇地址的传送奇地址的1个字节个字节01AD15AD8存取规则字（以偶地址开始）存取规则字（以偶地址开始）00AD15AD0 存取不规则字存取不规则字（以奇地址开始）（以奇地址开始）01AD15AD8（第一个总线周期）第一个总线周期）10 AD7AD0（第二个总线周期）第二个总线周期）RDBHE276 6）NMINMI（Non-Non-MaskableMaskable InterruptInterrupt）：非非屏屏蔽蔽中中断断输输入入引引脚脚，上上升升

34、沿沿触触发发，不不受受中中断断允允许许标标志志IFIF的的影影响响，这这类类不能用软件进行屏蔽。不能用软件进行屏蔽。7 7）INTRINTR（Interrupt Interrupt RequestRequest）：可可屏屏蔽蔽中中断断请请求求信信号号输输入入，高高电电平平有有效效，受受中中断断允允许许标标志志IFIF的的影影响响。这这类类中中断可以用软件屏蔽。断可以用软件屏蔽。8 8）CLKCLK（Clock）：时时钟钟输输入入。8086要要求求时时钟钟信信号号的的占占空空比比为为33%，即，即1/3周期为高电平，周期为高电平，2/3周期为低电平。周期为低电平。9 9）READYREADY（R

35、eadyReady）：“准准备备好好”信信号号输输入入，由由所所访访问问的的存存储储器器或或者者I/OI/O设设备备发发来来，高高电电平平有有效效，表表示示内内存存或或I/OI/O设备准备就绪。设备准备就绪。281010）RESETRESET（ResetReset）：）：复位信号输入，高电平有效。复位信号输入，高电平有效。8086/80888086/8088要求复位信号至少维持要求复位信号至少维持4 4个时钟周期的高电个时钟周期的高电平才有效。平才有效。CPUCPU被复位后，标志寄存器、指令指针寄存器被复位后，标志寄存器、指令指针寄存器IPIP、段寄存器段寄存器DSDS、SSSS、ESES和指

36、令队列都被清零，但是代码段寄存器和指令队列都被清零，但是代码段寄存器CSCS被设被设置为置为FFFFHFFFFH，8086/80888086/8088将从地址将从地址CS:IP=FFFF:0000HFFFF:0000H开始执开始执行指令行指令。1111）：测试信号，输入，低电平有效，它和测试信号，输入，低电平有效，它和WAITWAIT指指令结合使用，在令结合使用，在CPUCPU执行执行WAITWAIT指令时，指令时，CPUCPU进行等待，进行等待，当当TESTTEST信号有效时，等待状态结束，信号有效时，等待状态结束，CPUCPU继续往下执继续往下执行被暂停的指令。行被暂停的指令。和和WAIT

37、WAIT配合可以实现配合可以实现CPUCPU与外设与外设同步工作。同步工作。1212）（Minimum/Maximum Mode ControlMinimum/Maximum Mode Control）：最小最小/最最大模式控制信号输入，它决定了大模式控制信号输入，它决定了8086/80888086/8088工作模式。工作模式。如果接为如果接为5V5V，则，则CPUCPU处于最小模式；如果接地，则处于最小模式；如果接地，则CPUCPU处于最大模式。处于最大模式。TESTTESTMN/MX292.最小模式下的引脚和系统配置最小模式下的引脚和系统配置q最小模式下的引脚最小模式下的引脚1)（Inte

38、rrupt Acknowledge）：可屏蔽中断响应信号可屏蔽中断响应信号，输出输出，用来对外设的，用来对外设的INTRINTR中断请求作出响应。中断请求作出响应。2)ALE（Address Latch EnableAddress Latch Enable）：地址锁存允许信号，地址锁存允许信号，输出，高电平有效，表示当前在地址输出，高电平有效，表示当前在地址/数据复用总线数据复用总线上输出的是地址信息。地址锁存器将上输出的是地址信息。地址锁存器将ALEALE作为锁存信作为锁存信号，号，对地址进行锁存对地址进行锁存。3)（Data Enable）：）：数据允许信号数据允许信号，输出，为收发输出，

39、为收发器提供一个控制信号，表示器提供一个控制信号，表示CPU当前准备发送或接收当前准备发送或接收一个数据。总线收发器将作为输出允许信号。一个数据。总线收发器将作为输出允许信号。4)（Data Transmit/Receive）：数据收发信号，输出，数据收发信号，输出，作为作为数据收发方向的控制信号数据收发方向的控制信号。如果为高电平，则进。如果为高电平，则进行数据发送；如果为低电平，则进行数据接收。行数据发送；如果为低电平，则进行数据接收。INTADENDT/RCPU8259中断控制器INTRINTA中断请求305 5）（Memory/Input Memory/Input and and Ou

40、tputOutput）：存存储储器器/输输入入输输出出控控制制信信号号，输输出出，区区分分CPUCPU进进行行存存储储器器访访问问还还是是输输入入/输输出出访访问问的的控控制制信信号号。为为高高电电平平，表表示示CPUCPU和和存存储储器器之之间间进进行行数数据据传传输输；如如为为低低电电平平，表表示示CPUCPU和和I/OI/O端端口口之之间进行数据传输。间进行数据传输。6）（WriteWrite）：写写信信号号，输输出出，低低电电平平有有效效，表表示示CPUCPU当当前前正正在在进进行行存存储储器器或或I/OI/O写写操操作作，具具体体到到底底为为哪哪种种写写操作，则由操作，则由M/IOM

41、/IO信号决定。信号决定。功功 能能001I/O读读010I/O写写101存储器读存储器读110存储器写存储器写M/IOWRRDWRM/IOCPU内存（I/O接口芯片）M/IORDWR317）HOLD（Hold Request）：总线保持请求信号输入线。总线保持请求信号输入线。当当8086/8088CPU外的总线主设备要求占用总线时，通过外的总线主设备要求占用总线时，通过该引脚向该引脚向CPU发一个高电平的总线保持请求信号。发一个高电平的总线保持请求信号。8）HLDA（Hold Acknowledge）：总线保持响应输出线。总线保持响应输出线。当当CPU接收到接收到HOLD信号后，便发出高电平

42、有效的信号后，便发出高电平有效的HLDA信号给以响应。此时，信号给以响应。此时，CPU让出总线控制权，发让出总线控制权，发HOLD请求的总线主设备获得总线的控制权。请求的总线主设备获得总线的控制权。q说明：除了说明：除了8086/8088CPU可以占用总线外，还有其它总可以占用总线外，还有其它总线主设备可以占用总线（如线主设备可以占用总线（如DMA控制器控制器8237：当它要占：当它要占用总线时，会向用总线时，会向CPU发出总线请求，发出总线请求，CPU同意释放总线同意释放总线时发出总线响应，之后时发出总线响应，之后DMA控制器获得总线控制权，当控制器获得总线控制权，当DMA控制器要释放总线时

43、使总线请求无效，控制器要释放总线时使总线请求无效，CPU重新获重新获得总线控制权）。得总线控制权）。CPUDMAHOLDHLDA32最小模式下的系统配置：最小模式下的系统配置：p在在8086的最小模式中，硬件连接上有如下特点：的最小模式中，硬件连接上有如下特点：最小模式：最小模式：引脚接引脚接+5V。时钟发生器：用一片时钟发生器：用一片8284A。地址锁存器：用三片地址锁存器：用三片8282或或74LS373。总总线线收收发发器器：当当系系统统中中所所连连接接的的存存储储器器和和外外设设比比较较多多时时，需需要要增增加加系系统统数数据据总总线线的的驱驱动动能能力力，这这时时，可选用两片可选用两

44、片8286或或74LS245作为总线收发器作为总线收发器。控控制制总总线线：最最小小模模式式下下一一般般负负载载较较轻轻，不不需需要要驱驱动动，故直接从故直接从8086/8088引出。引出。MN/MX33图24 8086最小工作模式下的典型配置5VCLK RESETREADYMN/MXALEBHEA19A16AD15AD08086DENDT/RM/IOWRRDINTRINTAREADYRESET8284A数据总线数据总线 D15D8数据总线数据总线 D7D0存储器存储器I/O端口端口控控制制总总线线地址总线地址总线 A19A0BHEA15A0A19A0收发器收发器8286OE (二片二片)T

45、(可选可选)OESTB地址锁存器地址锁存器8282（三片）（三片）34（1）8284A和和CPU的连接的连接功能：功能：8284A除提供频率恒定除提供频率恒定的时钟信号外，还对准备好的时钟信号外，还对准备好（READY）信号和复位信号和复位（RESET）信号进行同步。这信号进行同步。这样，从外部来说，可以在任何样，从外部来说，可以在任何时候发出这两个信号，但是，时候发出这两个信号，但是，8284A的内部逻辑电路设计成的内部逻辑电路设计成在时钟后沿（下降沿）处使在时钟后沿（下降沿）处使READY和和RESET有效有效。根根据据不不同同的的震震荡荡源源，8284A和和震震荡荡源源之之间间有有两两种

46、种不不同同连连接接方方式。右图为常用的一种。式。右图为常用的一种。51051080868088CLKRESETREADY控制总线控制总线8284AX1 X2EFIF/CRDYRESCLKREADYRESETRESETRDY图25 时钟发生器8284与8086连接图35（2）8282和和CPU的连接的连接q地址锁存器地址锁存器功能功能:q锁存地址信号锁存地址信号;q增强总线驱动增强总线驱动能力能力;q必要时隔离地必要时隔离地址总线和系统址总线和系统总线总线(OE)8282OESTBDI0DI1DI2DI3DI48282DI0DI1DI7DO0DO1DO7OESTB8282DI0DI1DI2DI3

47、DI4DI5DI6DI7OEDO0DO1DO2DO3DO4DO5DO6DO7STB数据数据数据数据 8086AD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15A16A17A18A19BHEALE地地址址总总线线图2-6.地址锁存器8282与8086的连接 36q说明：说明：8282是是具具有有三三态态输输出出的的8位位锁锁存存器器芯芯片片，其其选选通通信信号号输入端输入端STB和和CPU的的ALE端相连。端相连。第第一一个个锁锁存存器器的的DI7DI0接接CPU和和AD7AD0，其其输出输出DO7DO0就是系统地址总线的低就是系统地址总线的低7位。位。为为输输出出允允许许信信

48、号号，当当为为低低电电平平时时，8282的的输输出出信信号号DO7DO0有有效效；而而当当为为高高电电平平时时，DO7DO0变变为为高高阻阻抗抗。在在不不带带DMA控控制制器器的的8086/8088单单处处理器系统中，将理器系统中，将 接地就可以了。接地就可以了。除除了了82828282外外，8086/80888086/8088系系统统也也常常用用74LS37374LS373作作为为地地址锁存器，用法与址锁存器，用法与82828282几乎一样。几乎一样。37（3）8286和和CPU的连接的连接数据收发器功能数据收发器功能:选通选通/隔离隔离CPU数据线数据线和系统总线和系统总线;选择数据传送方

49、向选择数据传送方向;增强总线驱动能力增强总线驱动能力.8286为为8位收发器。位收发器。引脚引脚T：输入，决定数输入，决定数据传送方向。据传送方向。T=1时数时数据发送，据发送，T=0时数据接时数据接收。收。引脚引脚OE：输出允许信输出允许信号，当号，当OE=0时才能进时才能进行数据传输。行数据传输。图2-7 总线驱动器8286和8086的连接8286A0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7T数数据据总总线线高高8位位数数据据总总线线低低8位位 8086AD0AD1AD2AD3AD4AD5AD6AD7DT/RDENAD8AD9AD10AD11AD12AD13AD14

50、AD158286A0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7T383.最大模式下的引脚和系统配置最大模式下的引脚和系统配置q最大模式下的引脚：最大模式下的引脚：1）QS1和和QS0（Instruction Queue Status）：指令队列状态指令队列状态输出线。二者的组合指明指令队列的状态。输出线。二者的组合指明指令队列的状态。表表24 QS1和和QS0代码组合的含义代码组合的含义QS1QS0含义含义00无操作无操作01从指令队列的第一个字节中取走代码从指令队列的第一个字节中取走代码10对列为空对列为空11除第一个字节外，还取走了后续字节中的代码除第一个字节外，还取