03DSP技术第三讲.ppt
《03DSP技术第三讲.ppt》由会员分享,可在线阅读,更多相关《03DSP技术第三讲.ppt(29页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第三讲第三讲 C5402的中央处理器的中央处理器一、一、C54x的算术逻辑单元(的算术逻辑单元(ALU):):二、桶形移位器二、桶形移位器三、乘法器三、乘法器/加法器单元加法器单元四、比较,选择和存储单元(四、比较,选择和存储单元(CSSU)五、指数编码器五、指数编码器六、六、CPU状态和控制寄存器状态和控制寄存器9697时钟时钟16.68.69.125.1424.33.56.75.112.1303.14.34.40.50.57.70.76.93.106.111.128电源电源地线地线24202122252330282629613219外部数据选通信号外部程序存储器片选信号外部数据存储器片选信
2、号I/O设备选择信号I/O设备选通信号读写控制信号请求控制存储器接口信号响应控制存储器请求信号微状态完成信号中断请求信号中断响应信号DSP工作方式选择信号数据准备好信号控控制制引引脚脚2731通用I/O输出通用I/O输入通用通用I/O端口引脚端口引脚43BFSR045BDR041BCLKX053BFSX059BDX0同步接收信号串行数据接收输入同步时钟信号同步发射信号串行数据发射输出串串口口044BFSR147BDR142BCLKX154BFSX160BDX1同步接收信号串行数据接收输入同步时钟信号同步发射信号串行数据发射输出串串口口1171331HBIL39.46HCNL0HCNL1121.
3、1295155HRDY18输入使能(片选)地址选通信号字节识别信号主机控制信号数据选通信号HPI申请中断信号HPI数据准备完毕信号主机向HPI读写信号HPI通通信信端端口口引引脚脚636467外部中断引脚外部中断引脚D0D599104113119D6D12D13D15121123数据引脚数据引脚A0A3131134136141A4A9A105711A11A15A16105107109A17A19地址引脚地址引脚系统控制系统控制程序地址控制程序地址控制数据地址控制数据地址控制程序程序/数据数据存储器存储器串行口串行口并行口并行口定时器定时器/计数器计数器中断中断乘法器乘法器加法器加法器算术逻算术
4、逻辑运算辑运算 桶形桶形 移位器移位器比较器比较器CPUPABPBCBCABDBDABEBEAB特殊功能特殊功能寄存器寄存器控制界面控制界面存储存储控制控制界面界面外设外设控制控制界面界面一、一、C54x的算术逻辑单元(的算术逻辑单元(ALU):):1。C5402使用使用40-bit的算术逻辑单元(的算术逻辑单元(ALU)和两个和两个40-bit的的累加器(累加器(ACCA和和ACCB)来完成二进制补码的算术运算。来完成二进制补码的算术运算。同时同时ALU也能完成布尔运算。也能完成布尔运算。ALU可使用以下输入:可使用以下输入:2。加到。加到ALU的的X输入数据为以下二者之一:输入数据为以下二
5、者之一:移位寄存器的输出(移位寄存器的输出(32位或位或16位数据存储器操作数及累加位数据存储器操作数及累加器中的数值,经移位寄存器移位后的输出)器中的数值,经移位寄存器移位后的输出)(40dit);来自数据存储器来自数据存储器DB的数据存储器操作数的数据存储器操作数(16dit)。3。加到。加到ALU的的Y输入数据为以下二者之一:输入数据为以下二者之一:来自来自暂存器暂存器T中的数据中的数据(16bit);来自数据存储器来自数据存储器CB的数据存储器操作数(的数据存储器操作数(16bit)。来自累加器来自累加器A的数据(的数据(40bit););来自累加器来自累加器B的数据(的数据(40bi
6、t)4。ALU的输出为为的输出为为40位,送往累加器位,送往累加器A或或B。ALU框图:框图:SXM=1 符号位扩展SXM=0 高位添0OVM=1 溢出为正负最大OVM=0 不作处理C16=1 同时作两个16位加C16=0 一个32位(双精度)加C 进位位OVA/OVB:A、B溢出标志,溢出时置1TC:逻辑运算的测试/控制标志位,反映测试、比较结果ZA/ZB 结果为0标志AGAHAL累加器累加器A的结构:的结构:39323116150保护位保护位高高16位位低低16位位累加器累加器B的结构:的结构:BGBHBL39323116150保护位保护位高高16位位低低16位位1。保护位主要用于计算时的
7、数据位余量,防止迭代运算的溢出。保护位主要用于计算时的数据位余量,防止迭代运算的溢出。2。累加器可配置成乘法器、加法器或目的寄存器。累加器可配置成乘法器、加法器或目的寄存器。3。A、B累加器的区别在于,累加器的区别在于,A的高的高16位可以作为乘法器的输入。位可以作为乘法器的输入。累加器:累加器:累加器累加器ACCA和和ACCB存放从存放从ALU或乘法器或乘法器/加法器单元输出加法器单元输出的数据,累加器也能输出到的数据,累加器也能输出到ALU或乘法器或乘法器/加法器中。加法器中。二、桶形移位器二、桶形移位器(二)作用:为输入的数定标(二)作用:为输入的数定标1。在。在ALU运算前,对来自数据
8、存储器的操作数或者累加器的运算前,对来自数据存储器的操作数或者累加器的值进行定标;值进行定标;2。对累加器的值勤进行算术或逻辑移位;。对累加器的值勤进行算术或逻辑移位;3。对累加器归一化;。对累加器归一化;4。对累加器的值存储到数据存储器之前进行定标。对累加器的值存储到数据存储器之前进行定标。(一)桶形移位器的输入为以下四者之一:(一)桶形移位器的输入为以下四者之一:1。DB,取得,取得16位输入数据;位输入数据;2。DB和和CB,取得,取得32位输入数据;位输入数据;3。累加器。累加器A,取得,取得40位输入数据;位输入数据;4。累加器。累加器B,取得,取得40位输入数据;位输入数据;最高有
9、效字/最低有效字写选择(三)桶形移位器的移位控制:(三)桶形移位器的移位控制:1。SXM=1时,进行符号扩展,(时,进行符号扩展,(LDS、ADDS、SUBS除外,除外,因当成无符号因当成无符号 数);数);2。移位的位数(。移位的位数(2r的补码)由以下三者之一确定:的补码)由以下三者之一确定:1。暂存器。暂存器T中的最低中的最低6位数值(移位位数为位数值(移位位数为-1631位);位);2。状态寄存器。状态寄存器ST1中的累加器移位方式(中的累加器移位方式(ASM)位(共)位(共5 位,移位位数为位,移位位数为-1615位);位);3。一个立即数(。一个立即数(-1615)位位(四)桶形移
10、位器的输出(四)桶形移位器的输出:1。经移位后的。经移位后的40位数值送到位数值送到ALU的的X输入端;输入端;2。由比较、选择、存储单元的结果控制从移位的数值中选择最。由比较、选择、存储单元的结果控制从移位的数值中选择最高有效字或最低有效字(高有效字或最低有效字(16位)经位)经EB总线写到数据存储器中。总线写到数据存储器中。三、乘法器三、乘法器/加法器单元加法器单元(一)、乘法器的两个输入端:(一)、乘法器的两个输入端:XM输入端为以下三者之一:输入端为以下三者之一:1。暂存器。暂存器T的数值(的数值(16位);位);2。数据存储器。数据存储器DB的值(的值(16位);位);3。累加器。累
11、加器A的(的(3216位)共(位)共(17位)。位)。YM输入端为以下四者之一:输入端为以下四者之一:1。数据存储器。数据存储器DB的值(的值(16位);位);2。数据存储器。数据存储器CB的值(的值(16位);位);3。程序存储器。程序存储器PB的值(的值(16位);位);4。累加器。累加器A的(的(3216位)共(位)共(17位)位)(二)、乘法器的乘法运算(二)、乘法器的乘法运算:都是:都是17位位x17位位1。无符号数乘法(每个。无符号数乘法(每个16位无符号数前加一个位无符号数前加一个0););2。有符号数乘法(每个。有符号数乘法(每个16位操作数按符号位扩展成位操作数按符号位扩展成
12、17位有位有符号数);符号数);3。无符号数跟有符号数相乘(无符号的。无符号数跟有符号数相乘(无符号的16位数前加一个位数前加一个0,另一另一16位操作数按符号位扩展到位操作数按符号位扩展到17位有符号数)。位有符号数)。4。来自累加。来自累加A的不需扩展;的不需扩展;(三)、乘积结果的处理:(三)、乘积结果的处理:1。若乘法器工作在小数相乘方式(。若乘法器工作在小数相乘方式(ST1中的中的FRCT位位=1)时,时,乘法结果左移一位,以消去多余的符号位;乘法结果左移一位,以消去多余的符号位;2。若只做乘法则在加法器中加。若只做乘法则在加法器中加0,并从加法器输出。并从加法器输出。(四)、加法器
13、输出结果的处理:(四)、加法器输出结果的处理:1。由零检测器检测结果是否为。由零检测器检测结果是否为0,并对,并对ZA/ZB进行置位;进行置位;2。由舍入器结结果进行舍入或截尾处理;。由舍入器结结果进行舍入或截尾处理;3。由饱和逻辑电路进行饱和处理:。由饱和逻辑电路进行饱和处理:OVM决定是否处理,决定是否处理,OVA/OVB为溢出标志。为溢出标志。四、比较,选择和存储单元(四、比较,选择和存储单元(CSSU)(一)、作用:(一)、作用:Viterbi型蝶形运算型蝶形运算1。将累加器。将累加器A或或B中的高中的高16位跟其自身的低位跟其自身的低16位进行比较,位进行比较,2。将较大的字存储在数
14、据存储器中;。将较大的字存储在数据存储器中;3。将比较的结果(高字大于低字为。将比较的结果(高字大于低字为0,否则为,否则为1)存到)存到ST0的的测试测试/控制标志位(控制标志位(TC)中;)中;4。根据比较结果对状态转移寄存器(。根据比较结果对状态转移寄存器(TRN)进行左移移位,)进行左移移位,结果为结果为0时时TRN左移左移1位右边补位右边补0,结果为,结果为1时左移时左移1位右边补位右边补1。五、指数编码器五、指数编码器指数编码器用于支持单周期指令指数编码器用于支持单周期指令EXP的专用硬件。在的专用硬件。在EXP指令中,累加器指令中,累加器中的指数值能以二进制补码的形式存中的指数值
15、能以二进制补码的形式存储在储在T寄存器中,范围为寄存器中,范围为bit-8至至31。指。指数值定义为前面的冗余位数减数值定义为前面的冗余位数减8的差值,的差值,即累加器中为消除非有效符号位所需即累加器中为消除非有效符号位所需移动的位数。当累加器中的值超过了移动的位数。当累加器中的值超过了32bits,该操作将产生负值。该操作将产生负值。六、六、CPU状态和控制寄存器状态和控制寄存器1。处理器工作方式状态寄存器。处理器工作方式状态寄存器PMST:(1DH)主要设定并控制处理器的工作方式和反映处理器主要设定并控制处理器的工作方式和反映处理器 的工作状态的工作状态2。状态寄存器。状态寄存器ST0:(
16、:(06H)主要反映寻址要求和计算的中间运行状态。主要反映寻址要求和计算的中间运行状态。3。状态寄存器。状态寄存器ST1:(:(07H)反映寻址要求、计算的初始状态设置、反映寻址要求、计算的初始状态设置、I/O及中断控制。及中断控制。(一)(一)CPU的三个状态控制器:的三个状态控制器:(二)特殊功能寄存器:存储器映象(二)特殊功能寄存器:存储器映象CPU寄存器(寄存器(MMRegs)地址(Hex)寄存器符号寄存器名称地址(Hex)寄存器符号寄存器名称0IMR中断屏蔽寄存器11AR1辅助寄存器11IFR中断标志寄存器12AR2辅助寄存器225保留(用于测试)13AR3辅助寄存器36ST0状态寄
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 03 DSP 技术 第三
限制150内