fpga开发工具使用.ppt

《fpga开发工具使用.ppt》由会员分享，可在线阅读，更多相关《fpga开发工具使用.ppt（61页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、u FPGA开发工具分类：开发工具分类：全球提供全球提供FPGA开发工具的厂商有近百家之多，大体分为两类：一类是开发工具的厂商有近百家之多，大体分为两类：一类是专业软件公司研制的专业软件公司研制的FPGA开发工具，独立于半导体器件厂商；另一类是半导体器件厂商为了开发工具，独立于半导体器件厂商；另一类是半导体器件厂商为了开发本公司产品研制的开发本公司产品研制的FPGA开发工具，只能用来开发本公司的产品。开发工具，只能用来开发本公司的产品。u 本章介绍的本章介绍的FPGA开发工具：开发工具：本章介绍的本章介绍的FPGA开发工具是开发工具是QuartusII，该工具属于专用，该工具属于专用FPGA开

2、发工具，开发工具，QuartusII是是Altera公司研制的公司研制的FPGA开发工具。开发工具。u QuartusII的版本：的版本：从使用者看来各版本的主要功能基本相同，只是有些操作界面有所不同。从使用者看来各版本的主要功能基本相同，只是有些操作界面有所不同。本章将以本章将以QuartusII8.0为例，介绍为例，介绍QuartusII8.0基本使用方法。基本使用方法。QuartusII8.0提供的功能很多，提供的功能很多，读者可参考其他书籍或读者可参考其他书籍或QuartusII8.0用户手册，学习更多的内容。用户手册，学习更多的内容。4.1 QuartusII 概述概述 4.2 Qu

3、artusII 使用使用 4.3 原理图文件输入原理图文件输入 4.4 参数化模块库使用参数化模块库使用 4.5 层次化设计流程层次化设计流程 4.6 嵌入式逻辑分析仪使用嵌入式逻辑分析仪使用QuartusII支持哪些支持哪些FPGA的开发：的开发：Altera公司的各种系列的可编程逻辑器件开发，包括：公司的各种系列的可编程逻辑器件开发，包括：ACEX系列、系列、APEX系列、系列、ARM-based Excalibur系列、系列、Cyclone系列、系列、FLEX系列、系列、HardCopy Stratix系列、系列、MAX系列、系列、Mercury系列和系列和Stratix系列等。系列等。

4、QuartusII是否有第三方工具的无缝连接：是否有第三方工具的无缝连接：QuartusII提供了与第三方开发工具的无缝连接，支持提供了与第三方开发工具的无缝连接，支持Cadence、Mentor、Synopsys等专业软件公司的综合工具和校验工具，能读入和生成标准的等专业软件公司的综合工具和校验工具，能读入和生成标准的EDIF、VHDL及及Verilog HDL网表文件。网表文件。QuartusII使用的硬件环境：使用的硬件环境：无论使用个人电脑、无论使用个人电脑、NUIX或或Linux工作站，工作站，QuartusII都提供了方便都提供了方便的实体设计、快速的编译处理以及编程功能。的实体设

5、计、快速的编译处理以及编程功能。QuartusII管理器窗口：管理器窗口：运行运行QuartusII，可以看到，可以看到QuartusII的管理器窗口，如图所示。的管理器窗口，如图所示。管理器窗口主要包含：管理器窗口主要包含：项目导航窗口、任务窗口、消息窗口，可以通过项目导航窗口、任务窗口、消息窗口，可以通过ViewUtility Windows菜菜单下的选项添加或隐藏这些窗口。单下的选项添加或隐藏这些窗口。项目导航窗口项目导航窗口任务窗口任务窗口消息窗口消息窗口设置设置license.dat文件：文件：为了保证为了保证QuartusII的正常运行，第一次运行软件，需要设置的正常运行，第一次运

6、行软件，需要设置license.dat文文件，否则工具的许多功能将被禁用。在件，否则工具的许多功能将被禁用。在QuartusII管理器窗口选择管理器窗口选择ToolsLicense Setup，点击，点击License file的的“.”按钮，在出现的对话框中选择按钮，在出现的对话框中选择License.dat文件或直接输入具有完整路径的文件或直接输入具有完整路径的文件名，如图所示。文件名，如图所示。使用使用QuartusII开发工具的主要步骤：开发工具的主要步骤：进行进行FPGA器件的开发和应用，其步骤主要有设计输入、器件的开发和应用，其步骤主要有设计输入、设计处理、波形仿真和器件编程等。在

7、设计的任何阶段出现错误，都需要进行修改，纠正错误，设计处理、波形仿真和器件编程等。在设计的任何阶段出现错误，都需要进行修改，纠正错误，重复上述过程，直至每个阶段都正确为止。重复上述过程，直至每个阶段都正确为止。使用使用QuartusII开发工具的举例：开发工具的举例：下面将以一个下面将以一个6位二进制计数器位二进制计数器myexam1.vhd的设计为例，介绍的设计为例，介绍QuartusII的使用流程，介绍如何经过设计各个阶段，最终将的使用流程，介绍如何经过设计各个阶段，最终将myexam1.vhd设计下载到设计下载到FPGA芯芯片，使一片空白的片，使一片空白的FPGA裸片变为一片裸片变为一片

8、6位二进制计数器芯片的完整过程。位二进制计数器芯片的完整过程。设计输入设计输入设计处理设计处理波形仿真波形仿真器件编程器件编程FPGA裸片裸片6位二进制计数器位二进制计数器建立文件夹：建立文件夹：QuartusII 编辑器的工作对象是项目，项目用来管理所有设计文件以及编辑设计文编辑器的工作对象是项目，项目用来管理所有设计文件以及编辑设计文件过程中产生的中间文档，建议读者在开始设计之前先建立一个文件夹，方便项目的管理。件过程中产生的中间文档，建议读者在开始设计之前先建立一个文件夹，方便项目的管理。设设计文件的种类：计文件的种类：在一个项目下，可以有多个设计文件，这些设计文件的格式可以是原理图文件

9、、在一个项目下，可以有多个设计文件，这些设计文件的格式可以是原理图文件、文本文件（如文本文件（如AHDL、VHDL、Verilog HDL等文件）、符号文件、底层输入文件；第三方等文件）、符号文件、底层输入文件；第三方EDA工具提供的多种文件格式，如工具提供的多种文件格式，如EDIF、HDL、VQM等。等。以文本文件为例：以文本文件为例：学习设计输入过程中的主要操作。学习设计输入过程中的主要操作。1.1.建立设计项目建立设计项目项目路径项目路径项目名称项目名称顶层实体名顶层实体名 （1）在管理器窗口中选择菜单）在管理器窗口中选择菜单File/New Project Wizard.，出现新建项目

10、向导，出现新建项目向导New Project Wizard对对话框的第一页，话框的第一页，输入项目路径、项目名称和顶层实体名，如输入项目路径、项目名称和顶层实体名，如myexam。（2）新建项目向导第二页，）新建项目向导第二页，点击按钮点击按钮“.”可浏览文件选项，添加或删除与该项目有关的文可浏览文件选项，添加或删除与该项目有关的文件。初学者还没有建立文件，可以先跳过该页。件。初学者还没有建立文件，可以先跳过该页。（3）新建项目向导第三页，）新建项目向导第三页，根据器件的封装形式、引脚数目和速度级别，选择目标器件。读者可根据器件的封装形式、引脚数目和速度级别，选择目标器件。读者可以根据具备的实

11、验条件进行选择，这里选择的芯片是以根据具备的实验条件进行选择，这里选择的芯片是Cyclone系列中系列中EP1C6Q240C8芯片。芯片。当前项目当前项目（4）新建项目向导第四页，）新建项目向导第四页，添加第三方添加第三方EDA综合、仿真、定时等分析工具，系统默认选择综合、仿真、定时等分析工具，系统默认选择QuartusII的分析工具，对开发工具不熟悉的读者，建议采用系统默认选项。的分析工具，对开发工具不熟悉的读者，建议采用系统默认选项。（5）新建项目向导对话框的最后一页，）新建项目向导对话框的最后一页，给出前面输入内容的总览。点击给出前面输入内容的总览。点击Finish按钮，按钮，myexa

12、m项目项目出现在项目导航窗口，出现在项目导航窗口，myexam表示顶层实体文件，如图所示。在任务窗口出现设计项目过程中的表示顶层实体文件，如图所示。在任务窗口出现设计项目过程中的全部操作，执行操作命令的方法可以在菜单栏下选择命令、点击工具栏中对应的工具按钮或者在任全部操作，执行操作命令的方法可以在菜单栏下选择命令、点击工具栏中对应的工具按钮或者在任务窗口双击命令。务窗口双击命令。任务窗口任务窗口2.输入文本文件输入文本文件使用文本编辑器模板：使用文本编辑器模板：QuartusII支持支持AHDL、VHDL、及、及Verilog HDL等硬件描述语言描述的文本等硬件描述语言描述的文本文件，关于如

13、何用文件，关于如何用VHDL描述硬件电路请参考第描述硬件电路请参考第5章和第章和第6章。这里将结合实例说明如何使用文本章。这里将结合实例说明如何使用文本编辑器模板输入编辑器模板输入VHDL文本文件。文本文件。新建新建VHDL文本文件：文本文件：在在QuartusII管理器界面中选择菜单管理器界面中选择菜单FileNew.，或单击新建文件按钮，出，或单击新建文件按钮，出现现New对话框，如图所示。在对话框对话框，如图所示。在对话框Design Files中选择中选择VHDL File，点击，点击ok按钮，打开文本编辑按钮，打开文本编辑器。在文本编辑器窗口下，按照器。在文本编辑器窗口下，按照VHD

14、L语言规则输入设计文件，并将其保存，语言规则输入设计文件，并将其保存，VHDL文件的扩展文件的扩展名为名为.vhd。文件扩展名：文件扩展名：QuartusII支持多种硬件描述语言，不同的硬件描述语言编写的文件扩展名不同，如支持多种硬件描述语言，不同的硬件描述语言编写的文件扩展名不同，如AHDL文件扩展名为文件扩展名为.tdf，Verilog HDL文件扩展名为文件扩展名为.v，VHDL文件的扩展名为文件的扩展名为.vhd。QuatusII提供的文本文件编辑模板：提供的文本文件编辑模板：使用模板可快速准确地创建使用模板可快速准确地创建VHDL文本文件，避免语法错误，文本文件，避免语法错误，提高编

15、辑效率。例如：用提高编辑效率。例如：用VHDL模板设计一个模板设计一个6位二进制计数器的位二进制计数器的VHDL文本文件。文本文件。（1）选择菜单）选择菜单EditInsert Template,打开打开Insert Template对话框，点击右侧对话框，点击右侧LanguageTemplate栏目打开栏目打开VHDL，VHDL栏目下显示出所有栏目下显示出所有VHDL的程序模板，如图所示。的程序模板，如图所示。（1）打开模板：）打开模板：选择菜单选择菜单EditInsert Template,打开打开Insert Template对话框，点击右侧对话框，点击右侧LanguageTemplat

16、e栏目打开栏目打开VHDL，VHDL栏目下显示出所有栏目下显示出所有VHDL的程序模板。的程序模板。（2）选择模板：）选择模板：在在VHDL模板中选择模板中选择Full DesignArithmeticCoutersBinary Counter，Insert Template对话框的右侧会出现计数器模板程序的预览。这是一个带清零和使能端的计数器模板。对话框的右侧会出现计数器模板程序的预览。这是一个带清零和使能端的计数器模板。点击点击Insert，模板程序出现在文本编辑器中，其中兰色的字母是关键字，绿色部分为注释语句。，模板程序出现在文本编辑器中，其中兰色的字母是关键字，绿色部分为注释语句。（3

17、）修改模板：）修改模板：根据设计要求，对模板中的文件名、信号名、变量名等黑色文字内容进行修改。根据设计要求，对模板中的文件名、信号名、变量名等黑色文字内容进行修改。将实体名将实体名binary_counter修改为修改为myexam1；将程序中变量表示改为常数形式；删掉；将程序中变量表示改为常数形式；删掉enable输入信号输入信号等。等。修改后的修改后的VHDL代码如下：代码如下：-Quartus II VHDL Template-Binary Counterlibrary ieee;use ieee.std_logic_1164.all;use;entity myexam1 is-实体名为

18、实体名为myexam1port(clk :in std_logic;-时钟信号时钟信号clk定义定义reset :in std_logic;-复位信号复位信号reset定义定义q :out integer range 0 to 63);-输出信号输出信号q定义定义end entity;architecture rtl of myexam1 isbeginprocess(clk)variable cnt:integer range 0 to 63;beginif(rising_edge(clk)then-时钟时钟clk上升沿上升沿if reset=1 then-复位复位reset为高电平为高电平

19、cnt:=0;-计数器复位计数器复位elsecnt:=cnt+1;-计数器工作计数器工作end if;end if;q=cnt;-输出当前的计数值输出当前的计数值end process;end rtl;myexam1.vhd输入完成！输入完成！3.添加或删除与当前项目有关的文件添加或删除与当前项目有关的文件添加文件：添加文件：如果希望将存放在别处的文件加入到当前的设计项目中，选择菜单如果希望将存放在别处的文件加入到当前的设计项目中，选择菜单AssignmentsSettings，打开如图所示的，打开如图所示的Settings对话框。在对话框。在Settings对话框左侧的对话框左侧的Cageg

20、ory栏目下选择栏目下选择Files项，通过右边项，通过右边File Name栏的栏的“”按钮查找文件选项，点击按钮查找文件选项，点击Add按钮添加文按钮添加文件。件。Add All按钮的作用是将当前目录下的所有文件添加到项目中。按钮的作用是将当前目录下的所有文件添加到项目中。删除文件：删除文件：如果希望将当前项目中的文件从项目中删除，首先选中待删除文件，如果希望将当前项目中的文件从项目中删除，首先选中待删除文件，Remove按钮按钮则被激活，点击则被激活，点击Remove按钮即可。按钮即可。其它功能设置：其它功能设置：在在Settings对话框下，除了可以进行设计项目的文件设置外，还可以进行

21、与设对话框下，除了可以进行设计项目的文件设置外，还可以进行与设计有关的各种其它功能设置，如：库计有关的各种其它功能设置，如：库Libraries、器件、器件Device、EDA工具工具EDA Tool、编译、编译Compilation、分析与综合、分析与综合Analysis&Synthesis、定时分析、定时分析Time Analysis、仿真、仿真Simulator、配、配置置 Fitting等设置。等设置。4.指定目标器件指定目标器件指定器件：指定器件：如果在建立项目时，没有指定目标器件，可以在如果在建立项目时，没有指定目标器件，可以在Settings对话框对话框Cagegory栏目下选择

22、栏目下选择Device项，出现如图所示界面，指定设计项目使用的目标器件。项，出现如图所示界面，指定设计项目使用的目标器件。选择系列：选择系列：在在Family下拉列表中选择器件系列；下拉列表中选择器件系列；选择封装等：选择封装等：在在Show in Available devices list中选择封装形式、引脚数和速度级别；中选择封装形式、引脚数和速度级别；选择目标器件：选择目标器件：在在Available devices中选择目标器件；中选择目标器件；引脚选项等：引脚选项等：点击点击Device&Pin Options按钮，出现器件和引脚选项对话框，根据设计需要进行配按钮，出现器件和引脚选

23、项对话框，根据设计需要进行配置、编程文件、不用引脚、双用途引脚以及引脚电压等选项的详细设置。置、编程文件、不用引脚、双用途引脚以及引脚电压等选项的详细设置。设计处理的功能：设计处理的功能：QuartusII设计处理的功能包括设计错误检查、逻辑综合、器件配置以及产生设计处理的功能包括设计错误检查、逻辑综合、器件配置以及产生下载编程文件等，也称作编译下载编程文件等，也称作编译Compilation。编译后生成的编程文件可以用。编译后生成的编程文件可以用QuartusII编程器或其编程器或其它工业标准的编程器对器件进行编程或配置。它工业标准的编程器对器件进行编程或配置。如何执行设计处理：如何执行设计

24、处理：编辑设计文件后，可以直接执行编译编辑设计文件后，可以直接执行编译Compilation操作，对设计进行全面的操作，对设计进行全面的设计处理。也可以分步骤执行，首先进行分析和综合处理设计处理。也可以分步骤执行，首先进行分析和综合处理Analysis&Synthesis，检查设计文件有，检查设计文件有无错误，基本分析正确后，再进行项目的完整编译无错误，基本分析正确后，再进行项目的完整编译Compilation。1.设置编译器设置编译器初学者可以跳过：初学者可以跳过：初学者选择系统默认的设置，可以跳过编译器设置。初学者选择系统默认的设置，可以跳过编译器设置。如果需要设置：如果需要设置：选择菜单

25、选择菜单AssignmentsSettings，在，在Settings对话框对话框Category栏目下选择栏目下选择Compilation Process Settings项，可以设置与编译相关的内容。项，可以设置与编译相关的内容。2.执行编译执行编译编译说明：编译说明：如果一个项目中有多个文件，只要对其中一个文件进行编译处理，需要将该文件设如果一个项目中有多个文件，只要对其中一个文件进行编译处理，需要将该文件设置成顶层文件。置成顶层文件。设置顶层文件：设置顶层文件：首先打开准备编译的文件，例如，打开前面编辑的文件首先打开准备编译的文件，例如，打开前面编辑的文件myexam1.vhd，执行菜

26、单，执行菜单命令命令Project/Set as Top-Level Entity，即可。，即可。执行编译：执行编译：选择菜单选择菜单ProcessingStart Compilation或直接点击工具栏中编译按钮，开始执行编译或直接点击工具栏中编译按钮，开始执行编译操作，对设计文件全面检查。编译结束后，出现如图所示的界面并给出编译后信息。操作，对设计文件全面检查。编译结束后，出现如图所示的界面并给出编译后信息。1.1.编译快捷按钮编译快捷按钮5.5.编译总结报告编译总结报告4.4.编译报告栏编译报告栏2.2.任务窗口任务窗口3.3.信息窗口信息窗口3.锁定引脚锁定引脚什么是锁定引脚：什么是锁

27、定引脚：将设计文件的输入输出信号分配到器件指定引脚，这是设计文件下载到将设计文件的输入输出信号分配到器件指定引脚，这是设计文件下载到FPGA芯片必须完成的过程。芯片必须完成的过程。需要注意：需要注意：在锁定引脚完成之后，必须再次进行编译。在锁定引脚完成之后，必须再次进行编译。如何锁定引脚：如何锁定引脚：选择菜单选择菜单AssignmentsPins，出现，出现Assignment Editor对话框如图所示。由于设计项对话框如图所示。由于设计项目已经进行过编译，因此在节点列表区会自动列出所有信号的名称，在需要锁定的节点名处，双目已经进行过编译，因此在节点列表区会自动列出所有信号的名称，在需要锁

28、定的节点名处，双击引脚锁定区击引脚锁定区Location，在列出的引脚号中进行选择。例如，选择，在列出的引脚号中进行选择。例如，选择clk节点信号，锁定在节点信号，锁定在28号引脚号引脚上。重复此过程，逐个进行引脚锁定，所有引脚锁定完成后，再次编译，执行前面上。重复此过程，逐个进行引脚锁定，所有引脚锁定完成后，再次编译，执行前面2操作。操作。1.1.节点信号名称节点信号名称2.2.锁定引脚号锁定引脚号myexam1.vhd引脚锁定成功！引脚锁定成功！4.定时分析报告定时分析报告编译正确后，在编译报告栏选择编译正确后，在编译报告栏选择Timing Analyses可查看详细定时分析信息。可查看详

29、细定时分析信息。定时分析报告主要内容：定时分析报告主要内容：整个系统的最高时钟频率整个系统的最高时钟频率Fmax、建立时间、建立时间Tsu、保持时间、保持时间Th、时钟、时钟到输出时间到输出时间Tco等。等。会看定时分会看定时分析报告！析报告！何何为为波波形形仿仿真真：是是在在波波形形编编辑辑器器中中将将设设计计的的逻逻辑辑功功能能用用波波形形图图的的形形式式显显示示，通通过过查查看看波波形形图图，检查设计的逻辑功能是否符合设计要求。检查设计的逻辑功能是否符合设计要求。波波形形仿仿真真的的目目的的：设设计计文文件件描描述述的的逻逻辑辑功功能能是是否否能能实实现现预预期期的的目目标标，需需要要通

30、通过过波波形形仿仿真真进进一一步步检验。波形仿真分析是验证逻辑功能正确性必不可少的环节。检验。波形仿真分析是验证逻辑功能正确性必不可少的环节。波波形形仿仿真真的的步步骤骤：新新建建波波形形文文件件、设设置置波波形形仿仿真真器器、插插入入仿仿真真节节点点、编编辑辑输输入入波波形形、运运行行仿仿真真器、检查输出波形是否符合设计要求。器、检查输出波形是否符合设计要求。1.新建波形文件新建波形文件选择菜单选择菜单FileNew.，在，在New对话框中选择对话框中选择VerficationDebugging FilesVector Waveform File，在出现的波形编辑窗口，显示一个空的波形文件，

31、将文件保存为在出现的波形编辑窗口，显示一个空的波形文件，将文件保存为myexam1.vwf，该文件与先前编，该文件与先前编辑的文件辑的文件myexam1.vhd同名，只是后缀不同。同名，只是后缀不同。2.设置仿真器设置仿真器仿真器设置：仿真器设置：鼠标右键单击项目名选择鼠标右键单击项目名选择Settings或直接选择菜单命令或直接选择菜单命令AssignmentsSettings，在，在Settings对话框的对话框的Category栏目下选择栏目下选择Simulator Settings项，在右侧出现的对话框中设置仿真器。项，在右侧出现的对话框中设置仿真器。可以进行仿真模式、仿真文件、仿真周

32、期等设置。可以进行仿真模式、仿真文件、仿真周期等设置。仿真模式设置：仿真模式设置：有时序仿真有时序仿真Timing、功能仿真、功能仿真Functional和快速仿真和快速仿真Timing Using Fast Timing Model等三种仿真模式。时序仿真又称后仿真，是考虑器件各种延时情况下进行的仿真。功能仿真等三种仿真模式。时序仿真又称后仿真，是考虑器件各种延时情况下进行的仿真。功能仿真又称前仿真，功能仿真不考虑器件延时，理想情况下的逻辑验证。一般选择时序仿真。又称前仿真，功能仿真不考虑器件延时，理想情况下的逻辑验证。一般选择时序仿真。仿真文件设置：仿真文件设置：在仿真器设置窗口的仿真输入

33、选项在仿真器设置窗口的仿真输入选项Simulator input栏目下，可以看到仿真文件栏目下，可以看到仿真文件myexam1.vwf。如果没有，查找该文件，将。如果没有，查找该文件，将myexam1.vwf列在列在Simulator input栏目下。栏目下。仿真器设置仿真器设置功能仿真功能仿真仿真模式选项仿真模式选项3.插入仿真节点插入仿真节点在波形编辑窗口的在波形编辑窗口的Name栏目下，点击鼠标右键，选择栏目下，点击鼠标右键，选择InsertInsert Node or Bus.，出现，出现Insert Node or Bus对话框如图所示，点击对话框如图所示，点击Node Finde

34、r按钮，查找节点信息，插入节点。按钮，查找节点信息，插入节点。插入节点的过程：插入节点的过程：如图所示。首先选择合理的筛选如图所示。首先选择合理的筛选Filter范围，这里给定的是范围，这里给定的是Pins:all，单击，单击List，列出所选节点信号；接着在，列出所选节点信号；接着在Nodes Found栏目下，选择波形仿真需要观察的节点信号；然后单栏目下，选择波形仿真需要观察的节点信号；然后单击送入选中按钮，在击送入选中按钮，在Selected Nodes栏目下，就会列出选中节点。全部节点选择完成后，按栏目下，就会列出选中节点。全部节点选择完成后，按ok确确认，所有选中的节点信号就会出现在

35、波形仿真的窗口中。认，所有选中的节点信号就会出现在波形仿真的窗口中。3.选择节点选择节点2.列出所选节点列出所选节点4.送入选中按钮送入选中按钮6.确认返回确认返回1.节点筛选范围节点筛选范围5.选中节点区选中节点区4.编辑输入波形编辑输入波形编辑最大仿真时间：编辑最大仿真时间：选择菜单选择菜单EditEnd Time.，根据需要修改最大仿真时间，如，根据需要修改最大仿真时间，如2s。编辑网格时间：编辑网格时间：选择菜单选择菜单EditGrid Size.，根据需要修改网格大小，如，根据需要修改网格大小，如50ns，通常用网格大小表，通常用网格大小表示信号状态的基本维持时间。示信号状态的基本维

36、持时间。编辑输入激励信号的波形：编辑输入激励信号的波形：先选中一个输入节点，如选中时钟信号先选中一个输入节点，如选中时钟信号clk，然后单击左侧赋值快捷键，然后单击左侧赋值快捷键中的时钟键，实现中的时钟键，实现clk信号的时钟输入。也可以拖动鼠标，选定信号的某个时间段进行赋值，对信号的时钟输入。也可以拖动鼠标，选定信号的某个时间段进行赋值，对reset的赋值就是采用这种方式。输入信号编辑完成后，保存该文件。的赋值就是采用这种方式。输入信号编辑完成后，保存该文件。根据设计文件根据设计文件myexam1.vhd编辑：编辑：计数器功能需要编辑两个激励信号计数器功能需要编辑两个激励信号clk和和res

37、et，clk加入时钟信加入时钟信号；号；reset设置为开始阶段高电平，使计数器清零，接着为低电平，使计数器工作。设置为开始阶段高电平，使计数器清零，接着为低电平，使计数器工作。3输入波形输入波形2仿真快捷按钮仿真快捷按钮1赋值快捷键赋值快捷键5.运行仿真器运行仿真器运行仿真器：运行仿真器：选择菜单选择菜单ProcessingStart Simulation或点击仿真快捷按钮运行仿真器，仿真波形窗或点击仿真快捷按钮运行仿真器，仿真波形窗口将给出对应输入波形的输出波形，最下方的信息窗口显示仿真操作的相关信息。口将给出对应输入波形的输出波形，最下方的信息窗口显示仿真操作的相关信息。如果仿真波形与逻

38、辑设计不符：如果仿真波形与逻辑设计不符：检查设计文件检查设计文件myexam1.vhd对计数器的功能描述是否正确，如果对计数器的功能描述是否正确，如果修改设计文件修改设计文件myexam1.vhd，需要重新编译，再次进行波形仿真，直至达到设计要求。，需要重新编译，再次进行波形仿真，直至达到设计要求。myexam1.vhd文件的仿真波形如图所示：文件的仿真波形如图所示：从仿真波形可以看出，这是一个带有高有效复位端从仿真波形可以看出，这是一个带有高有效复位端reset、上升沿触发的上升沿触发的6位二进制加法计数器，与位二进制加法计数器，与myexam1.vhd文件描述的逻辑功能一致。文件描述的逻辑

39、功能一致。myexam1.vhd仿真成功！仿真成功！何何为为器器件件编编程程：编编译译和和波波形形仿仿真真正正确确后后，QuartusII将将生生成成编编程程数数据据文文件件，如如.pof和和.sof等等编编程程数数据据文文件件，通通过过下下载载电电缆缆将将编编程程文文件件下下载载到到预预先先选选择择的的FPGA芯芯片片中中。下下载载成成功功后后，该该FPGA芯芯片就会执行设计文件描述的功能。片就会执行设计文件描述的功能。器器件件编编程程步步骤骤：编编程程硬硬件件连连接接、编编程程文文件件的的产产生生、运运行行编编程程操操作作。器器件件编编程程操操作作成成功功后后，查查看看FPGA功能与设计文

40、件描述的功能是否一致。功能与设计文件描述的功能是否一致。1.编程硬件连接编程硬件连接下载电缆的连接：下载电缆的连接：在进行编程操作之前，首先将下载电缆的一端与在进行编程操作之前，首先将下载电缆的一端与PC机对应的端口进行相连，下机对应的端口进行相连，下载电缆的另一端与编程器件相连，下载电缆连接好后才能进行编程器的操作。载电缆的另一端与编程器件相连，下载电缆连接好后才能进行编程器的操作。与与PC机的哪个端口连接：机的哪个端口连接：编程电缆不同，与编程电缆不同，与PC机连接的端口就不同。机连接的端口就不同。使用使用MasterBlaster下载电缆编程，将下载电缆编程，将MasterBlaster

41、电缆连接到电缆连接到PC机的机的RS-232串口。串口。使用使用ByteBlasterMV下载电缆，将下载电缆，将ByteBlasterMV电缆连接到电缆连接到PC机的并口。机的并口。使用使用USB Blaster下载电缆，将下载电缆，将USB Blaster电缆连接到电缆连接到PC机的机的USB口。口。2.编程操作编程操作选择菜单选择菜单ToolsProgrammer或点击工具栏中编程快捷按钮，打开编程窗口如图所示。读者需要或点击工具栏中编程快捷按钮，打开编程窗口如图所示。读者需要根据自己的实验设备情况，进行器件编程的设置。根据自己的实验设备情况，进行器件编程的设置。3 3添加配置文件添加配

42、置文件4 4编程按钮编程按钮1 1选择下载电缆选择下载电缆0 0编程按钮编程按钮2 2选择配置模式选择配置模式5 5进度表显示进度表显示下载进程下载进程作者根据自己的实验设备，进行设置的情况如下：作者根据自己的实验设备，进行设置的情况如下：（1）下载电缆）下载电缆Hardware Setup设置：设置：USB Blaster。（2）配置模式）配置模式Mode设置：设置：JTAG模式。模式。（3）配置文件：）配置文件：自动给出当前项目的配置文件自动给出当前项目的配置文件myexam1.sof。如果需要自己添加配置文件，则。如果需要自己添加配置文件，则单击单击Add File添加配置文件。添加配置

43、文件。（4）执行编程操作：）执行编程操作：单击编程按钮单击编程按钮Start，开始对器件进行编程。编程过程中进度表显示下载进，开始对器件进行编程。编程过程中进度表显示下载进程，信息窗口显示下载过程中的警告和错误信息。程，信息窗口显示下载过程中的警告和错误信息。（5）实际检验：）实际检验：器件编程结束后，在实验设备上实际查看器件编程结束后，在实验设备上实际查看FPGA芯片作为计数器的工作情况，芯片作为计数器的工作情况，可以加入可以加入1kHz的时钟信号，用示波器观察各输出引脚波形。或者给计数器加入频率为的时钟信号，用示波器观察各输出引脚波形。或者给计数器加入频率为1Hz的时的时钟信号，输出引脚连

44、接发光二极管，观察输出数据的变化。如果计数器输出工作正常，说明读钟信号，输出引脚连接发光二极管，观察输出数据的变化。如果计数器输出工作正常，说明读者已经基本学会了者已经基本学会了FPGA的开发流程以及的开发流程以及QuartusII的使用。的使用。myexam1.vhd配置成功！配置成功！3.其它编程文件的产生其它编程文件的产生QuartusII在编译过程中会自动产生编程文件，如在编译过程中会自动产生编程文件，如.pof和和.sof文件。但对于其它格式的文件，文件。但对于其它格式的文件，如二进制格式的如二进制格式的.rbf配置数据文件，需要专门进行设置才能产生。配置数据文件，需要专门进行设置才

45、能产生。产生产生.rbf文件过程如下：文件过程如下：选择菜单选择菜单FileConvertProgramm Files，出现对话框。首先，在对，出现对话框。首先，在对话框的话框的Output Promramming file列表中选择列表中选择Raw Binary(.rbf)。然后，点击。然后，点击Input files to convert栏中的栏中的SOF Data，此时，此时Add File按钮被激活，点击按钮被激活，点击Add File按钮，添加输入数据文件按钮，添加输入数据文件myexam1.sof，点击，点击OK即可产生即可产生.rbf文件。查找设计项目目录，可以找到文件。查找设计

46、项目目录，可以找到myexam1.rbf文件。文件。添加添加.sof.sof文件文件原理图文件：原理图文件：原理图是设计人员最为熟悉的电路描述方法，原理图是设计人员最为熟悉的电路描述方法，QuartusII提供了图形编辑器，通过提供了图形编辑器，通过图形编辑器可以编辑图形和图表模块，画出熟悉的原理图，产生原理图文件（图形编辑器可以编辑图形和图表模块，画出熟悉的原理图，产生原理图文件（.bdf）。）。原理图文件处理：原理图文件处理：原理图文件产生后，仍然需要进行设计处理、波形仿真、器件编程，这些操原理图文件产生后，仍然需要进行设计处理、波形仿真、器件编程，这些操作与前面介绍的过程基本相同，这里不

47、再重复介绍。作与前面介绍的过程基本相同，这里不再重复介绍。符号库：符号库：为简化原理图的设计过程，为简化原理图的设计过程，QuartusII建立了常用的符号库，在库中提供了各种逻辑功建立了常用的符号库，在库中提供了各种逻辑功能的符号，包括宏功能（能的符号，包括宏功能（Macrofunction）符号和图元（）符号和图元（Primitive）等，供设计人员直接调用。）等，供设计人员直接调用。编辑原理图文件的步骤：编辑原理图文件的步骤：建立原理图文件、输入符号、连接符号等。建立原理图文件、输入符号、连接符号等。1.建立原理图文件建立原理图文件选择菜单选择菜单FileNew，在出现的对话框中选择，在

48、出现的对话框中选择Design FilesBlock DiagramSchematic File，则打，则打开图形编辑器，出现空白的原理图文件，如图所示。选择菜单开图形编辑器，出现空白的原理图文件，如图所示。选择菜单FileSave as，输入文件名，保，输入文件名，保存该文件。存该文件。2.使用模块符号库使用模块符号库图形编辑器的左侧是输入按钮，最常用的是模块符号按钮，单击模块符号按钮，打开图形编辑器的左侧是输入按钮，最常用的是模块符号按钮，单击模块符号按钮，打开symbol对话对话框，如图所示。在对话框下，可以选择各种逻辑电路符号，方便绘制原理图时使用。框，如图所示。在对话框下，可以选择各

49、种逻辑电路符号，方便绘制原理图时使用。QuartusII已经预先存放了设计中常用的电路模块符号，在进行原理图设计输入时可以随时调用。已经预先存放了设计中常用的电路模块符号，在进行原理图设计输入时可以随时调用。QuartusII在安装目录在安装目录c:Altera/80/quartus/libraries/下，设有三个子目录分别存放了三个库。下，设有三个子目录分别存放了三个库。直角节点直角节点直角总线直角总线直角管道直角管道图表模块图表模块模块符号模块符号（1）megafunctions（宏功能模块）（宏功能模块）宏功能模块是参数化的模块，模块的各个参数由设计者为满足设计要求自行定制，只要修改模

50、宏功能模块是参数化的模块，模块的各个参数由设计者为满足设计要求自行定制，只要修改模块参数，就可以得到满足需要的特定模块。宏功能模块设有：算术运算模块块参数，就可以得到满足需要的特定模块。宏功能模块设有：算术运算模块arithmetic、门单元、门单元模块模块gates、I/O模块模块IO和存储器模块和存储器模块storage。（2）others（其它模块）（其它模块）这是一个与这是一个与maxplux2兼容的模块库，包含兼容的模块库，包含74系列的器件符号和各种组合电路模块符号，在模块系列的器件符号和各种组合电路模块符号，在模块编辑器中可以查看符号内部的电路结构。例如，输入二选一数据选择器符号