第14章-触发器和时序逻辑电路.ppt

《第14章-触发器和时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第14章-触发器和时序逻辑电路.ppt（53页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1第第14章章 触发器和时序逻辑电路触发器和时序逻辑电路14.114.1 双稳态触发器双稳态触发器14.2 14.2 寄存器寄存器14.314.3 计计数器数器2 电路的输出状态不仅取决于电路的输出状态不仅取决于电路的输出状态不仅取决于电路的输出状态不仅取决于当时当时当时当时的输入信号，的输入信号，的输入信号，的输入信号，而且与电路而且与电路而且与电路而且与电路原来的状态有关原来的状态有关原来的状态有关原来的状态有关。这种这种这种这种具有存贮记忆功能具有存贮记忆功能具有存贮记忆功能具有存贮记忆功能的电路称为时序逻辑电路。的电路称为时序逻辑电路。的电路称为时序逻辑电路。的电路称为时序逻辑电路。时

2、序逻辑电路的特点：时序逻辑电路的特点：下面介绍下面介绍双稳态触发器双稳态触发器双稳态触发器双稳态触发器，它是构成时序电路它是构成时序电路它是构成时序电路它是构成时序电路的基本逻辑单元。的基本逻辑单元。的基本逻辑单元。的基本逻辑单元。314.1 双稳态触发器双稳态触发器14.1.214.1.2 主从主从主从主从J JK K 触发器触发器触发器触发器14.1.314.1.3 维持阻塞维持阻塞维持阻塞维持阻塞D D 触发器触发器触发器触发器14.1.4 14.1.4 触发器逻辑功能转换触发器逻辑功能转换触发器逻辑功能转换触发器逻辑功能转换14.1.1 14.1.1 R RS S 触发器触发器触发器触

3、发器414.1 双稳态触发器双稳态触发器特点：特点：特点：特点：1 1、有、有、有、有两个稳定状态两个稳定状态两个稳定状态两个稳定状态“0”态态态态和和“1”态态；2、能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成“0”0”或或或或“1”1”态态态态；3 3、被置成的、被置成的、被置成的、被置成的“0”或或“1”态能保存下来，即具态能保存下来，即具态能保存下来，即具态能保存下来，即具有记忆功能。有记忆功能。有记忆功能。有记忆功能。双稳态触发器：双稳态触发器：双稳态触发器：双稳态触发器：是一种具有记忆功能是一种具有记忆功能是一种具有记忆功

4、能是一种具有记忆功能的逻辑单元电路，它能储存的逻辑单元电路，它能储存的逻辑单元电路，它能储存的逻辑单元电路，它能储存一位二进制码。一位二进制码。一位二进制码。一位二进制码。514.1.1 RS 触发器触发器两互补输出端两互补输出端1.1.基本基本基本基本 R RS S 触发器触发器触发器触发器两输入端两输入端&Q QQ Q.G1&.G2S SD DR RD D1)1)正常情况下，两输正常情况下，两输正常情况下，两输正常情况下，两输出端的状态保持相反。出端的状态保持相反。出端的状态保持相反。出端的状态保持相反。2)2)通常以通常以通常以通常以Q Q端的逻辑电端的逻辑电端的逻辑电端的逻辑电平表示触

5、发器的状态，平表示触发器的状态，平表示触发器的状态，平表示触发器的状态，即即即即Q Q=1=1，Q Q=0=0时，时，时，时，称为称为称为称为“1”1”态；态；态；态；3)3)反之为反之为反之为反之为“0”0”态。态。态。态。反馈线反馈线6 触发器输出与输入的逻辑关系触发器输出与输入的逻辑关系10置为置为“0”态态(1)SD=1，RD=01 10 01 10 0Q QQ Q.G1&.&G2S SD DR RD D 结论结论:不论触发不论触发器原来为何种状态，器原来为何种状态，当当 SD=1，RD=0时时，将使将使触发器置触发器置“0”或称为或称为复位复位。置位端置位端70 01 11 11 1

6、0 00(2)SD=0，RD=1Q QQ Q.G1&.&G2S SD DR RD D置为置为“1”态态 结论结论:不论触发不论触发器原来为何种状态，器原来为何种状态，当当 SD=0，RD=1时时，将使将使触发器置触发器置“1”或称为或称为置位置位。置位端置位端81 11 1设原态为设原态为“0”态态0 01 10 00 01 11保持为保持为“0”态态(3)SD=1，RD=1Q QQ Q.G1&.&G2S SD DR RD D9设原态为设原态为“1”态态11 11 10 00 00 01触发器保持触发器保持“1”态不变态不变1 1 当当 SD=1，RD=1时时，触发器保持触发器保持 原来的状态

7、，原来的状态，即即触发器具触发器具 有保持、记有保持、记 忆功能忆功能。Q QQ Q.G1&.&G2S SD DR RD D10110011110若若G2先翻转，则为先翻转，则为“1”态态“0”态态(4)SD=0，RD=0当信号当信号SD=RD=0同时变为同时变为1时，由于与非门的翻转时间时，由于与非门的翻转时间不可能完全相同，触发器状态可能是不可能完全相同，触发器状态可能是“1”态，也可能态，也可能是是“0”态，不能根据输入信号确定。态，不能根据输入信号确定。Q QQ Q.G1&.&G2S SD DR RD D110若先翻转若先翻转若先翻转若先翻转11001111110“1”态态Q QQ Q

8、.G1&.&G2S SD DR RD D10若先翻转若先翻转若先翻转若先翻转若若G1先翻转，则为先翻转，则为“0”态态11基本基本基本基本 R RS S 触发器状态表触发器状态表触发器状态表触发器状态表逻辑符号逻辑符号R RD D(Reset Direct)-(Reset Direct)-直接置直接置直接置直接置“0”“0”端端端端(复位端复位端复位端复位端)S SD D(Set Direct)-(Set Direct)-直接置直接置直接置直接置“1”“1”端端端端(置位端置位端置位端置位端)QQSDRDSDRDQ1 0 0 置置00 1 1 置置11 1 不变不变 保持保持0 0 同时变同时

9、变 1后不确定后不确定功能功能低电平有效低电平有效12RSQQ置1置0置1置1置1保持不定不定时序波形图：反映触发器输入信号取值和输时序波形图：反映触发器输入信号取值和输出状态之间对应关系的图形称为波形图。出状态之间对应关系的图形称为波形图。例例132.可控可控 RS 触发器触发器基本基本R-S触发器触发器导引电路导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲时钟脉冲置位输置位输入端入端复位输复位输入端入端置位端置位端复位端复位端14当当C=0时时011 R R，S S 输入状态输入状态输入状态输入状态 不起作用。不起作用。不起作用。不起作用。触发器状态不变触发器状态不变触发器

10、状态不变触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3C S SD D，R RD D 用于预置触用于预置触用于预置触用于预置触发器的初始状态，发器的初始状态，发器的初始状态，发器的初始状态，工作过程中应处于工作过程中应处于工作过程中应处于工作过程中应处于高电平，对电路工作高电平，对电路工作高电平，对电路工作高电平，对电路工作状态无影响。状态无影响。状态无影响。状态无影响。被封锁被封锁被封锁被封锁被封锁被封锁被封锁被封锁15当当 C=1 时时1打开打开触发器状态由触发器状态由触发器状态由触发器状态由R R，S S 输入状态决定。输入状态决定。输入状态决定。输入状态决定。11打开打

11、开打开打开触发器的翻转触发器的翻转触发器的翻转触发器的翻转时刻受时刻受时刻受时刻受C C控制控制控制控制（C C高电平时高电平时高电平时高电平时翻转）翻转）翻转）翻转），而触而触而触而触发器的状态由发器的状态由发器的状态由发器的状态由R R，S S的状态的状态的状态的状态决决决决定。定。定。定。.&G1&G2.SDRDQQ&G4SR&G3C16可控可控可控可控RSRS状态表状态表状态表状态表0 0 SR0 1 01 0 11 1 不定不定Qn+1QnQ Qn n时钟到来前触发器的状态时钟到来前触发器的状态时钟到来前触发器的状态时钟到来前触发器的状态Qn+1时钟到来后触发器的状态时钟到来后触发器

12、的状态逻辑符号逻辑符号QQSR CSDRDC C高电平时触发器状态由高电平时触发器状态由高电平时触发器状态由高电平时触发器状态由R R、S S确定确定确定确定17存在问题：存在问题：存在问题：存在问题：时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻转一次以上。转一次以上。转一次以上。转一次以上。C克服办法：采用克服办法：采用克服办法：采用克服办法：采用 JKJK 触发器或触发器或触发器或

13、触发器或 D D 触发器触发器触发器触发器0 0 SR 0 1 0 1 0 1 1 1 不定不定Qn+1QnQ=SQ=R1814.1.2 14.1.2 主从主从主从主从JKJK触发器触发器触发器触发器1.1.电路结构电路结构从触发器从触发器主触发器主触发器反反反反馈馈馈馈线线线线C C CF主主JK1互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转RS CF从从QSDRDQQ192.工作原理工作原理01F主主打开打开F主主状态由状态由J、K决定，接收信决定，接收信号并暂存。号并暂存。F F从从从从封锁封锁封锁封锁F从从状态保持不变。状态保持不变。1C CRS CF从从Q

14、QQSDRD1 CF主主JKC C012010状态保持不变。状态保持不变。从触发器的状态取从触发器的状态取决于主触发器，并决于主触发器，并保持主、从状态一保持主、从状态一致，因此称之为主致，因此称之为主从触发器。从触发器。F F从从从从打开打开打开打开F主主封锁封锁0RS CF从从QQQSDRD1 CF主主JKC C01C01021010C高电平时触发器高电平时触发器接收信号并暂存接收信号并暂存（即（即F主主状态由状态由J、K决定，决定，F从从状态保持状态保持不变）。不变）。C下降沿下降沿()触发触发器翻转器翻转（F从从状态状态与与F主主状态一致）。状态一致）。CRS CF从从QQQSDRD1

15、 CF主主JKC 223.JK触发器的逻辑功能触发器的逻辑功能Qn10 0 1 1 1 0 0Qn 0 1 J J K K Q Qn n Q Qn+1 n+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 JK JK触发器状态表触发器状态表触发器状态表触发器状态表0 1 0 1 0 1 0 1 00不变不变11翻转翻转0110 随随J走走23J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表触发器状态表触发器状态表(保持功能保持功能保持功能保持功能)(置置置置“0”0”功能功能功能功能)(置置置置“1”1”功能功能功能功能

16、)(计数功能计数功能计数功能计数功能)C C下降沿触发翻转下降沿触发翻转下降沿触发翻转下降沿触发翻转S SD D 、R RD D为直接置为直接置为直接置为直接置 1 1、置、置、置、置 0 0 端，不受时钟控制，低端，不受时钟控制，低端，不受时钟控制，低端，不受时钟控制，低电平有效，电平有效，电平有效，电平有效，触发器工作时触发器工作时SD、RD应接高电平。应接高电平。逻辑符号逻辑符号逻辑符号逻辑符号 CQJKSDRDQ24例：例：JK 触发器工作波形触发器工作波形CJKQ下降沿触发翻转下降沿触发翻转2514.1.3 D 触发器触发器D D触发器状态表触发器状态表触发器状态表触发器状态表D Q

17、n+1 0101上升沿触上升沿触上升沿触上升沿触发翻转发翻转发翻转发翻转逻辑符号逻辑符号D CQQRDSD如维持阻塞如维持阻塞如维持阻塞如维持阻塞 D D 触发器触发器触发器触发器26例：例：例：例：D D 触发器工作波形图触发器工作波形图触发器工作波形图触发器工作波形图CDQ上升沿触发翻转上升沿触发翻转上升沿触发翻转上升沿触发翻转2714.1.4 14.1.4 触发器逻辑功能的转换触发器逻辑功能的转换触发器逻辑功能的转换触发器逻辑功能的转换1.1.将将将将JKJK触发器转换为触发器转换为触发器转换为触发器转换为 D D 触发器触发器触发器触发器 当当当当J=DJ=D，K K=D D时，时，时

18、，时，两触发器状态相同两触发器状态相同两触发器状态相同两触发器状态相同D1 CQJKSDRDQ仍为下降沿仍为下降沿触发翻转触发翻转282.2.将将将将 D D 触发器转换为触发器转换为触发器转换为触发器转换为 T T 触发器触发器触发器触发器触发器仅具有计数功能触发器仅具有计数功能触发器仅具有计数功能触发器仅具有计数功能 即要求来一个即要求来一个即要求来一个即要求来一个C C，触发器就翻转一次。触发器就翻转一次。触发器就翻转一次。触发器就翻转一次。CQD=Q CQQD2914.2 寄存器寄存器 寄存器是数字系统常用的逻辑部件，它用寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。来存放数

19、码或指令等。它由触发器和门电路组成。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放一个触发器只能存放一位二进制数，存放 n 位二进制时，要位二进制时，要 n个触发器。个触发器。按功能分按功能分数码寄存器（存储数据）数码寄存器（存储数据）移位寄存器（脉冲分配、乘除运算）移位寄存器（脉冲分配、乘除运算）30清零清零寄存指令寄存指令通常由通常由通常由通常由D D触发器或触发器或触发器或触发器或R-SR-S触发器组成触发器组成触发器组成触发器组成并行输入方式并行输入方式并行输入方式并行输入方式RD.QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q31101寄存数码寄

20、存数码寄存数码寄存数码110114.2.1 14.2.1 数码寄存器数码寄存器数码寄存器数码寄存器3114.2.2 14.2.2 移位寄存器移位寄存器移位寄存器移位寄存器不仅能不仅能不仅能不仅能寄存寄存寄存寄存数码，还有数码，还有数码，还有数码，还有移位移位移位移位的功能。的功能。的功能。的功能。所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左或向右顺序

21、移动一位。按移位方式分类按移位方式分类按移位方式分类按移位方式分类单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器32寄存数码寄存数码寄存数码寄存数码1.1.单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010010 010 011 1010 0110110 011 1QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，输入方式为

22、串行输入。输入方式为串行输入。输入方式为串行输入。输入方式为串行输入。QQQ从高位向低从高位向低位依次输入位依次输入1331110 0010110011000输出输出再输入四个移再输入四个移再输入四个移再输入四个移位脉冲，位脉冲，位脉冲，位脉冲，10111011由高位至低位由高位至低位由高位至低位由高位至低位依次从依次从依次从依次从Q Q3 3端输端输端输端输出。出。出。出。串行输出方式串行输出方式串行输出方式串行输出方式清零清零D10111QQ3Q1Q2RD101110 011 1QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲78634左移寄存器波形图左移寄存器波形图1

23、2345678C11110 011DQ0Q3Q2Q11110 0待存待存数据数据10111011存入寄存器存入寄存器存入寄存器存入寄存器011从从从从Q Q3 3取出取出取出取出35四位四位四位四位左移移位寄存器状态表左移移位寄存器状态表左移移位寄存器状态表左移移位寄存器状态表0001123移位脉冲移位脉冲Q2 Q1 Q0移位过程移位过程Q3寄寄 存存 数数 码码 D001110000清清 零零110左移一位左移一位001011左移二位左移二位01011左移三位左移三位10114左移四位左移四位101并并 行行 输输 出出再继续输入四个移位脉冲再继续输入四个移位脉冲再继续输入四个移位脉冲再继续

24、输入四个移位脉冲,从从从从 Q Q3 3端串行输出端串行输出端串行输出端串行输出10111011数码数码数码数码362.2.双向移位寄存器：双向移位寄存器：双向移位寄存器：双向移位寄存器：DQ2DQ1DQ01&111&1&.RDCS左移输入左移输入 待输数据由待输数据由 低位至高低位至高 位依次输入位依次输入待输数据由待输数据由高位至低位高位至低位依次输入依次输入101右移输入右移输入移位控制端移位控制端000000&0103714.3 计数器计数器广泛应用于计数器是数字电路和计算机中，可累计输广泛应用于计数器是数字电路和计算机中，可累计输广泛应用于计数器是数字电路和计算机中，可累计输广泛应用

25、于计数器是数字电路和计算机中，可累计输入脉冲的个数，可用于定时、分频、时序控制等。入脉冲的个数，可用于定时、分频、时序控制等。入脉冲的个数，可用于定时、分频、时序控制等。入脉冲的个数，可用于定时、分频、时序控制等。分类分类分类分类加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器 (按计数功能按计数功能按计数功能按计数功能 )异步计数器异步计数器异步计数器异步计数器同步计数器同步计数器同步计数器同步计数器(按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式)二二二二进制计数器进制计数器进制计数器进制计数

26、器十十十十进制计数器进制计数器进制计数器进制计数器 N N 进制计数器进制计数器进制计数器进制计数器(按计数制按计数制按计数制按计数制)3814.3.1 14.3.1 二进制计数器二进制计数器二进制计数器二进制计数器 按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成它进制计数器的基础。要构成它进制计数器的基础。要构成它进制计数器的基础。要构成 n n位二进制计数器，位二进制计数器，位二进制计数器，位二进制计数器，需用需用需用需用 n n个具有计数功能的触发器

27、。个具有计数功能的触发器。个具有计数功能的触发器。个具有计数功能的触发器。1.1.异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲C C不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，器有时需由相邻低位触发器输出的进位脉冲来

28、触发，器有时需由相邻低位触发器输出的进位脉冲来触发，器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后前级触发器翻转后前级触发器翻转后前级触发器翻转后,后级触发器才能翻转。后级触发器才能翻转。后级触发器才能翻转。后级触发器才能翻转。39 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0

29、0 脉冲数脉冲数(C)三位二进制加法计数器状态表三位二进制加法计数器状态表三位二进制加法计数器状态表三位二进制加法计数器状态表 从状态表可看出：从状态表可看出：从状态表可看出：从状态表可看出：最低位触发器来最低位触发器来最低位触发器来最低位触发器来 一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转 一次，一次，一次，一次，各低位触发各低位触发各低位触发各低位触发 器由器由器由器由 1 1变为变为变为变为 0 0 时，时，时，时，相邻的高位触相邻的高位触相邻的高位触相邻的高位触 发器翻转。发器翻转。发器翻转。发器翻转。401010 当当当当J J、K K=1=1时，具有计数功能，每来时，

30、具有计数功能，每来时，具有计数功能，每来时，具有计数功能，每来一个脉冲触发器就翻转一次一个脉冲触发器就翻转一次一个脉冲触发器就翻转一次一个脉冲触发器就翻转一次.清零清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲三位异步二进制加法计数器三位异步二进制加法计数器在电路图中在电路图中J、悬空表示悬空表示J、K=1下降沿下降沿下降沿下降沿触发翻转触发翻转触发翻转触发翻转每来一个每来一个每来一个每来一个C C翻转一次翻转一次翻转一次翻转一次 当相邻低位触发器由当相邻低位触发器由1变变 0 时翻转时翻转41异步二进制加法器工作波形异步二进制加法器工作波形2 2分频分频分频分频4

31、 4分频分频分频分频8 8分频分频分频分频 每个触发器翻转的时间有先后，与计数脉冲不同步每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q242SDRDCQQ DSDRDCQQ DSDRDCQQ D用用D触发器构成的触发器构成的异步二进制加法计数器异步二进制加法计数器计数输入计数输入CP清零清零Q0Q1Q2F0F1F2CPQ0Q1Q2低位的低位的Q端接高位端接高位触发器的触发器的CP端端00011143异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢

32、。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。同步计数器：同步计数器：同步计数器：同步计数器：计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度快。但接线较

33、复杂。快。但接线较复杂。快。但接线较复杂。快。但接线较复杂。同步计数器组成原则同步计数器组成原则同步计数器组成原则同步计数器组成原则:根据翻转条件根据翻转条件根据翻转条件根据翻转条件,确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式找出找出找出找出J J、K K输入端的联接方式。输入端的联接方式。输入端的联接方式。输入端的联接方式。2.同步二进制加法计数器同步二进制加法计数器44J0=K0=1J1=K1=Q0J 3=K3=Q2 Q1Q0J2=K2=Q1 Q0计数脉冲同时加到触计数脉冲同时加到触发器的时钟端发器的时钟端翻转条件：翻转条件：1、最低位触发器、

34、最低位触发器F0每输入一每输入一个脉冲翻转一次。个脉冲翻转一次。2、其它各位触发器都是在所、其它各位触发器都是在所有低位触发器的输出端有低位触发器的输出端Q全全为为1时在下一个时钟脉冲的触时在下一个时钟脉冲的触发沿到来时状态改变一次。发沿到来时状态改变一次。驱动方程：驱动方程：45JK CPQQ JK CPQQ JK CPQQ&JK CPQQ&CP1 Q0Q1Q2Q3 F0F1F2F3同步二进制加法计数器逻辑电路同步二进制加法计数器逻辑电路计数脉冲同时加到触发器的时钟端计数脉冲同时加到触发器的时钟端J0=K0=1J1=K1=Q0J 3=K3=Q2 Q1Q0J2=K2=Q1 Q0驱动方程：驱动方

35、程：46 各触发器输出状态波形图各触发器输出状态波形图各触发器输出状态波形图各触发器输出状态波形图 345 61 278910111213141516 CPQ0Q1Q2Q311114714.3.2 14.3.2 十进制计数器十进制计数器十进制计数器十进制计数器十进制计数器：十进制计数器：十进制计数器：十进制计数器：计数规律：计数规律：计数规律：计数规律：“逢十进一逢十进一逢十进一逢十进一”。它是用。它是用。它是用。它是用四位二进四位二进四位二进四位二进制数制数制数制数表示对应的表示对应的表示对应的表示对应的十进制数十进制数十进制数十进制数，所以又称为二，所以又称为二，所以又称为二，所以又称为二

36、-十进十进十进十进制计数器。制计数器。制计数器。制计数器。四位二进制可以表示十六种状态，为了表示十四位二进制可以表示十六种状态，为了表示十四位二进制可以表示十六种状态，为了表示十四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去进制数的十个状态，需要去掉六种状态，具体去进制数的十个状态，需要去掉六种状态，具体去进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛掉哪六种状态，有不同的安排，这里仅介绍广泛掉哪六种状态，有不同的安排，这里仅介绍广泛掉哪六种状态，有不同的安排，这里仅介绍广泛使用使用使用使用 84218421编码的十进制

37、计数器。编码的十进制计数器。编码的十进制计数器。编码的十进制计数器。48二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(C)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890十进制加法计数器状态表十进制加法计数器状态表十进制加法计数器状态表十进制加法计数器状态表49J 0=K0=1J2=K2=Q0n Q1nJ3=Q2n Q1n Q0nK3=Q0nJ 1=Q0n Q3n K1=Q0nC=Q0n Q3n1.8421码码十进制加法计数器（

38、分析）进制加法计数器（分析）驱动方程：驱动方程：JK CPQQ JK CPQQ&CP1 JK CPQQ&Q0Q1Q2Q3JK CPQQ&1&CF0F1F2F3进位信号进位信号画出状态转换表画出状态转换表50状状态态转转换换表表每十个状态一次递增循环，说明是每十个状态一次递增循环，说明是十进制加法计数器进制加法计数器51Q0Q1Q2Q3C12345678910十进制计数器工作波形十进制计数器工作波形十进制计数器工作波形十进制计数器工作波形100152答疑时间答疑时间v地点：综合楼地点：综合楼42453本章课后作业：本章课后作业：P429P429435435页页A A选择题：选择题：14.1.114.1.114.1.514.1.5B B基本题：基本题：14.1.614.1.6、14.1.814.1.8、14.3.414.3.4