第2章 典型微处理器及其体系结构.ppt

《第2章 典型微处理器及其体系结构.ppt》由会员分享，可在线阅读，更多相关《第2章 典型微处理器及其体系结构.ppt（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 本章学习要点本章学习要点典型微处理器内部结构典型微处理器内部结构微处理器的外部引脚特性和工作方式微处理器的外部引脚特性和工作方式存储器和存储器和I/O组织组织80X86高档微处理器的组成结构和特点高档微处理器的组成结构和特点Pentium系列微处理器的典型结构和各部系列微处理器的典型结构和各部件功能件功能双核微处理器简介双核微处理器简介第第2章章典型微处理器及其体系结构典型微处理器及其体系结构 1 本章教学目的及要求本章教学目的及要求 通通过过学学习习，使使学学生生掌掌握握8086微微处处理理器器的的基基本本应应用用；熟熟悉悉8086微微处处理理器器的的组组成成及及其其寄寄存存器器结结构构；

2、掌掌握握8086微微处处理理器器的的存存储储器器和和I/O组组织织；然然后后再再引引伸伸到到Intel 80X86、Pentium等等高高档微处理器的组成结构和特点。档微处理器的组成结构和特点。第第2章章2 2.1 典型微处理器内部结构典型微处理器内部结构 8086微处理器字长16位，HMOS工艺制造，芯片集成2.9万晶体管，+5V电源，40条引脚双列直插封装，20根地址线，可寻址地址空间1MB，时钟频率5MHz10MHz，基本指令执行时间0.3ms0.6ms。第第2章章32.1.1 8086微处理器的内部结构微处理器的内部结构 Intel Intel 80868086微微处处理理器器内内部部

3、安安排排了了两两个个逻逻辑辑单单元，即执行部件元，即执行部件EUEU和总线接口部件和总线接口部件BIUBIU。第第2章章41.执行部件执行部件EUEU 负负责责指指令令译译码码、执执行行和和数数据据运运算算，由由算算术术逻逻辑辑单单元元、8个个通通用用寄寄存存器器，1个个状状态态标标志志寄寄存存器器、1个个数据暂存寄存器和数据暂存寄存器和EU控制电路等组成。控制电路等组成。EU基本功能：从基本功能：从BIU的指令队列中取指令代码，的指令队列中取指令代码，经译码后执行该指令所规定的操作功能。经译码后执行该指令所规定的操作功能。EU中各部件通过中各部件通过16位的位的ALU数据总线连接在一数据总线

4、连接在一起，在内部可实现快速的数据传输。起，在内部可实现快速的数据传输。第第2章章5 2.总线接口部件总线接口部件BIU BIU包括段地址寄存器、指令指针寄存器、包括段地址寄存器、指令指针寄存器、6字节字节指令队列缓冲器、指令队列缓冲器、20位地址加法器和总线控制逻辑电位地址加法器和总线控制逻辑电路。路。BIU根据根据EU的请求负责完成的请求负责完成CPU与存储器或与存储器或I/O设备之间的数据传送，包括从存储器指定单元预取指设备之间的数据传送，包括从存储器指定单元预取指令、访问内存或外设操作数、响应外部中断请求和总令、访问内存或外设操作数、响应外部中断请求和总线请求等。线请求等。第第2章章6

5、 8086CPU8086CPU中可供编程使用的有中可供编程使用的有1414个个1616位寄存器，位寄存器，按其用途可分为按其用途可分为8 8个通用寄存器、个通用寄存器、2 2个控制寄存器个控制寄存器和和4 4个段寄存器个段寄存器。第第2章章2.1.2 8086的寄存器及其功能的寄存器及其功能7表表2-1 通用寄存器的特定用法通用寄存器的特定用法第第2章章寄存器名称寄存器名称寄存器的含义寄存器的含义操作功能操作功能AX16位累加器位累加器字乘，字除，字字乘，字除，字I/O处处理理AL8位累加器位累加器字字节节乘，字乘，字节节除，字除，字节节I/O处处理，理，查查表表转换转换，十，十进进制运算制运

6、算AH8位累加器位累加器字字节节乘，字乘，字节节除除BX16位基址寄存器位基址寄存器查查表表转换转换CX16位位计计数寄存器数寄存器数据串操作指令，循数据串操作指令，循环环指令指令CL8位位计计数寄存器数寄存器变变量移位，循量移位，循环环移位移位DX16位数据寄存器位数据寄存器字乘，字除，字乘，字除，间间接接I/O处处理理SP16位堆位堆栈栈指指针针寄存器寄存器堆堆栈栈操作操作SI16位源位源变变址指址指针针寄存器寄存器数据串操作指令数据串操作指令DI16位目的位目的变变址指址指针针寄存器寄存器数据串操作指令数据串操作指令8 2.控制寄存器控制寄存器（1）指令指针寄存器）指令指针寄存器IP I

7、P是是16位寄存器，存放位寄存器，存放EU要执行的下一条指令的偏移地要执行的下一条指令的偏移地址，用以控制程序中指令的执行顺序。址，用以控制程序中指令的执行顺序。指令序列执行时，每取一次指令指令序列执行时，每取一次指令IP就自动加就自动加1。需要注意的是：需要注意的是：IP是指令代码存放单元的地址指针，不能用指令取出是指令代码存放单元的地址指针，不能用指令取出IP或或给给IP设置给定值，但可以通过转移类指令等来修改设置给定值，但可以通过转移类指令等来修改IP的内容。的内容。第第2章章9 （2）标志寄存器）标志寄存器FLAG FLAG是是16位寄存器，用于反映指令执行结果或控制指位寄存器，用于反

8、映指令执行结果或控制指令执行的形式。令执行的形式。共有共有9个可用的标志位，其中个可用的标志位，其中CF、PF、AF、ZF、SF、OF等等6个用作状态标志，个用作状态标志，TF、IF、DF等等3个用作控制标志，个用作控制标志，其余其余7个位空闲不用，如图个位空闲不用，如图2-3所示。所示。第第2章章1514131211109876543210OFDFIFTFSFZFAFPFCF图2-3 8086标志寄存器FLAG 10 3.段寄存器（1）代码段：存放程序和常数。系统在取指时将寻址代码段，其段地址和偏移地址分别由段寄存器CS和指令指针IP给出。（2）数据段：数据保存。用户在寻址该段内的数据时，可

9、以缺省段的说明，其偏移地址可通过多种寻址方式形成。第第2章章11（3）堆栈段：“堆栈”是数据的一种存取方式，按照“先进后出”的方式操作。堆栈指针SP指示栈顶。（4）附加数据段：用于数据的保存。用户在访问段内的数据时，其偏移地址同样可以通过多种寻址方式来形成，但在偏移地址前要加上段的说明（即段跨越前缀ES）。第第2章章122.2 8086微处理器外部引脚功能微处理器外部引脚功能 8086CPU的的40条条引引脚脚采采用用双双列列直直插插式式的的封封装装形形式。式。数据总线为数据总线为16条；条；地址总线为地址总线为20条；条；状态线、控制信号线、电源、地线等。状态线、控制信号线、电源、地线等。第

10、第2章章132.3 存储器结构与存储器结构与I/O组织组织2.3.1 存储器组织存储器组织1.存储器内部结构及访问存储器内部结构及访问 8086CPU将将1MB存储空间分成两个存储空间分成两个512K字字节的存储体，与节的存储体，与CPU低位字节数据线低位字节数据线D7D0相相连的称为低字节存储体，该存储体中的每个地址连的称为低字节存储体，该存储体中的每个地址均为偶数；均为偶数；与与CPU高位字节数据线高位字节数据线D15D8相连的称为相连的称为高字节存储体，该存储体中的每个地址均为奇数。高字节存储体，该存储体中的每个地址均为奇数。两个存储体之间采用字节交叉编址方式，如图两个存储体之间采用字节

11、交叉编址方式，如图2-5所示。所示。第第2章章1400001H00000H00003H00002H00005H00004H512K8（位）512K8（位）高字节存储体低字节存储体(奇地址存储体)(偶地址存储体)（A0=1）（A0=0）FFFFDHFFFFCHFFFFFHFFFFEH图2-58086存储器的分体结构152.存储器分段 8086采用20条地址线寻址1MB的存储空间，由于CPU内部所有寄存器都只有16位，只能寻址64KB（216字节）。为此，要把整个存储空间分成若干逻辑段，每个逻辑段容量最大为64KB。各逻辑段在存储空间中浮动，可紧密相连，也可相互重叠，还可分开一段距离。第第2章章1

12、63逻辑地址（LA）和物理地址（PA）物理地址：是存储器的实际地址，它是指CPU和存储器进行数据交换时所使用的地址（20位）。逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分组成（16位）。逻辑地址的表示形式为“段地址偏移地址”。物理地址物理地址=段地址段地址10H偏移地址偏移地址第第2章章174.I/O端口组织8086CPU和外部设备之间的信息传输通过I/O接口电路进行，数据、命令、状态等信息由各自端口实现传输，微机系统为每个端口分配一个端口地址。8086CPU用地址总线的低16位作为对8位I/O端口的寻址，可访问65536个8位I/O端口，两个相邻的8位端口可组成一个16位端口。

13、第第2章章18 为了实现对I/O端口的寻址需要确定I/O端口的编址方式，通常有以下两种。1.统一编址 将I/O端口地址置于1MB的存储器空间中，每个端口占用一个存储单元地址。2.独立编址 独立编址时端口单独编址构成I/O空间，不占用存储器地址，通过专门的I/O指令及接口控制信号访问端口。第第2章章192.4 总线操作及时序总线操作及时序 CPU经外部总线对存储器或I/O端口进行一次信息输入或输出的过程称为总线操作，执行该操作所需的时间称为总线周期。8086由外部时钟信号发生器8284A提供主频为5MHz的时钟信号，在时钟节拍作用下顺序执行指令。需要访问存储器或访问I/O端口的操作统一交给BIU

14、的外部总线完成，数据输出时称为“写总线周期”，数据输入时称为“读总线周期”。第第2章章202.4.1 8086的总线周期的总线周期 计算机执行一条指令所需时间称为一个指令周期，由计算机执行一条指令所需时间称为一个指令周期，由若干个总线周期组成。若干个总线周期组成。8086总线周期至少由总线周期至少由4个时钟周期组成，每个时钟周个时钟周期组成，每个时钟周期称为期称为T状态。状态。时钟周期是时钟周期是CPU的基本时间计量单位，由主频决定，的基本时间计量单位，由主频决定，5MHz的主频一个时钟周期为的主频一个时钟周期为200ns。第第2章章212.4.2 8086的工作模式的工作模式 8086微处理

15、器为了适应不同的工作场合，规定了最小工作模式和最大工作模式两种情况，通过CPU的第33条引脚来控制。1.最小工作模式 8086CPU的33引脚接+5V时，系统处于最小工作模式，适用于单微处理器组成的小系统。系统中只有一个微处理器，所有的总线控制信号直接由CPU产生，系统总线控制逻辑电路被减到最少。第第2章章22 2.最大工作模式最大工作模式 33引脚地时系统处于最大工作模式。此时，系统中存在引脚地时系统处于最大工作模式。此时，系统中存在两个或两个以上的微处理器，其中一个主处理器两个或两个以上的微处理器，其中一个主处理器8086，其，其他为协处理器。他为协处理器。最大工作模式中，由总线控制器最大

16、工作模式中，由总线控制器8288产生用于存储器产生用于存储器或或I/O端口的读写命令等控制信号。端口的读写命令等控制信号。第第2章章23第第2章章2.4.3 8086的操作时序的操作时序 8086的主要操作及时序控制有以下几的主要操作及时序控制有以下几方面。方面。（1）系统复位及启动）系统复位及启动（2）总线操作）总线操作（3）暂停操作）暂停操作（4）中断响应总线周期操作）中断响应总线周期操作（5）总线保持请求）总线保持请求/保持响应操作保持响应操作24第第2章章2.5 32位高档微处理器简介位高档微处理器简介 2.5.1 Intel 80386微处理器微处理器1.80386的主要特点（1）3

17、2位数据总线和32位地址总线。（2）流水线和指令重叠技术、虚拟存储技术、片内存储器管理技术、存储器管理分段分页保护技术。（3）提供32位指令，支持8位、16位、32位数据类型。（4）片内集成存储器管理部件MMU，可支持虚拟存储和特权保护。（5）浮点协处理器80387实现数据高速处理，加快浮点运算速度。25第第2章章2.80386的工作方式（1）实地址方式（2）保护方式（3）虚拟8086方式3.80386的内部结构 由总线接口部件、指令预取部件、指令译码部件、控制部件、数据部件、保护测试部件、分段部件和分页部件等组成。26第第2章章 2.5.2 Intel 80486微处理器微处理器1.8048

18、6的主要特点（1）采用精简指令集计算机RISC技术。（2）浮点运算部件和高速缓冲存储器Cache集成在芯片内。（3）增加多处理器指令和多重处理系统。（4）具有机内自测试功能。27第第2章章 2.80486的基本结构的基本结构 内部结构包括总线接口部件、片内高速缓冲存储内部结构包括总线接口部件、片内高速缓冲存储器、指令预取、指令译码、控制器、指令预取、指令译码、控制/保护、整数、浮点保护、整数、浮点运算、分段和分页等功能部件。运算、分段和分页等功能部件。28第第2章章 2.5.3 Pentium系列微处理器简介系列微处理器简介1.Pentium系列微处理器的主要特点（1）采用超标量双流水线结构。

19、（2）采用分立的指令Cache和数据Cache结构。（3）采用全新设计的增强型浮点运算器。（4）工作在实地址方式、保护方式、虚拟8086方式以及具有特色的SMM系统管理方式。（5）常用指令进行了固化及微代码改进。（6）内部总线为32位，外部数据总线宽度为64位。29第第2章章 2.Pentium微处理器的内部结构 Pentium微处理器内部主要部件包括：总线接口部件指令高速缓存器数据高速缓存器指令预取部件与转移目标缓冲器寄存器组指令译码部件两条流水线的整数处理部件具有多用途电路的流水浮点处理部件等。30第第2章章3.Pentium 4微处理器 Pentium 4微处理器具备以下的处理能力：（1

20、）超级流水线由14级提高到20级。（2）快速执行引擎。（3）采用比Pentium 微处理器更快的高速缓存技术。（4）具备400 MHz的系统总线，可使数据以更快的速度进出微处理器。（5）增加了多条双精度浮点运送指令和更强的多媒体处理指令。31第第2章章2.5.4 Pentium微处理器采用的新技术1.超标量结构和超级流水线技术2.超高速缓存技术3.指令预取技术4.虚拟存储技术 32第第2章小结章小结本章小结本章小结8086微处理器从结构上划分为执行部件和总线接口部件。8086具备40条引脚信号，要熟悉其功能及应用特点，明确信号使用方式，确定信息的流向。8086有供编程使用的14个16位寄存器，分为通用寄存器、段寄存器、指针和标志寄存器3类。8086存储器采用分段管理，通过逻辑地址和物理地址的换算来访问具体的内存单元。典型微处理器典型微处理器 33I/O端口有统一编址和独立编址两种方式，前者数据存取灵活，后者端口地址空间独立，容易阅读和理解。CPU经外部总线对存储器或I/O端口进行读写操作，在时钟节拍作用下顺序执行指令。要理解8086的总线操作和时序的工作原理，明确指令周期、总线周期和时钟周期的定义及相应关系。典型微处理器典型微处理器 第第2章小结章小结34第第2 2章内容到此结束章内容到此结束 谢谢各位谢谢各位 !35