第五章数字电路基础PPT讲稿.ppt

《第五章数字电路基础PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第五章数字电路基础PPT讲稿.ppt（76页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第五章数字电路基础第1页，共76页，编辑于2022年，星期三第五章 数字电路基础第1节 脉冲与数字信号第2节 数制与码制第3节 逻辑门电路第4节 基本逻辑运算第2页，共76页，编辑于2022年，星期三本章知识目标u 掌握与门、或门、非门基本逻辑门的逻辑功能。u 了解与非门、或非门、与或非门等复合逻辑门的逻辑功能。u 了解TTL、CMOS门电路的型号、引脚功能。本章技能目标u 会画基本逻辑门和复合逻辑门的电路符号，会使用真值表。u 会测试TTL、CMOS门电路的逻辑功能。u 能根据要求，合理选用集成门电路。第3页，共76页，编辑于2022年，星期三第第1 1节节 脉冲与数字信号脉冲与数字信号信号

2、的形式是多种多样的，现代电子电路所处理的信号主要可分为两大类，一类为模拟信号模拟信号，一类为数字信号数字信号。数字信号是指那些在时间和数值上都是离散的信号数字信号是指那些在时间和数值上都是离散的信号。它们发生在离散的瞬间，其信号表现为一系列由高、低电平组成的脉冲波。例如：电流的有和无、灯的亮和灭等，我们只关心信号的有无和电平的高低，来表明电路的输入和输出之间的逻辑关系，常用二值量信息来表示，用数用数字字“1”“1”表示高电平或者有信号，用数字表示高电平或者有信号，用数字“0”“0”表示低电平或者无信号表示低电平或者无信号，至于高低电平的精确值则无关紧要。在这里0和1只是一种形式符号，没有任何数

3、字上的概念。那么“脉冲脉冲”一词是源于对脉搏跳动的形象描写，下图为人的心电图波形脉冲信号。第4页，共76页，编辑于2022年，星期三1 1 脉冲的主要参数及常见波形脉冲的主要参数及常见波形【脉冲信号】【脉冲信号】电子技术中，一般把瞬间突变，作用时间极短的电压、电流信号称为脉冲信号。从广义来说,凡是各种非正弦规律变化的电压或电流都可称为脉冲信号脉冲信号。【常见的几种脉冲信号波形】【常见的几种脉冲信号波形】脉冲信号的波形多种多样,图给出了几种常见的脉冲信号波形。(a)矩形波 (b)尖脉冲 (c)锯齿波(d)三角波 (e)阶梯波第5页，共76页，编辑于2022年，星期三【脉冲波形的主要参数】【脉冲波

4、形的主要参数】数字电路中常用理想的矩形脉冲理想的矩形脉冲作为电路的工作信号。但是实际的矩形脉冲前后沿都不可能达到理想脉冲那么陡峭。如下图所示，为了表征矩形脉冲波形的特性,可用以下几个主要参数表示:(a)理想矩形脉冲 (b）实际矩形脉冲脉冲的主要参数：脉冲的主要参数：（1）脉脉 冲冲 幅幅 度度Um：脉冲电压变化的最大值（2）脉冲上升时间脉冲上升时间tr：脉冲波形从0.1Um 上升到0.9Um 所需的时间（3）脉冲下降时间脉冲下降时间tf：脉冲波形从0.9Um 下降到0.1Um 所需的时间（4）脉脉 冲冲 宽宽 度度tw：脉冲上升沿0.5Um 到下降沿 0.5Um 所需的时间 （5）脉脉 冲冲

5、周周 期期T：周期脉冲中相邻两个波形重复出现所需的时间（6）脉脉 冲冲 频频 率率f：1 秒内脉冲出现的次数f=1/T（7）占空比占空比q：脉冲宽度tw 与脉冲周期T 的比值 q=tw/T 第6页，共76页，编辑于2022年，星期三2 2 数字信号的表示方法数字信号的表示方法【数字信号的概念】数字信号的概念】通常把脉冲的出现或消失用1和0来表示，这样一串脉冲就变成一串由1和0组成的数码，这样的信号就是数字信号。典型的数字信号在电路中常表现为只有高电平和低电平跳变的电压或电流。【数字信号的表示方法数字信号的表示方法】数字信号只有两个离散值高电平高电平和低低电平电平，是一种二值信号。常用数字0和1

6、分别表示低电平和高电平。数字信号的0和1没有大小之分，只代表两种对立的状态，称为逻辑0和逻辑1，也称为二值数字逻辑。如下图（正逻辑）：高电平低电平第7页，共76页，编辑于2022年，星期三3 3 数字信号的应用数字信号的应用【数字电路优点数字电路优点】便于高度集成化。工作可靠性高，抗干扰能力强。数字信息便于长期保存。数字集成电路产品系列多、通用性强、成本低。保密性好。数字信息容易加密处理，不易被窃取。【数字信号的应用数字信号的应用】数字电子技术不仅广泛应用于现代数字通信、雷达、自动控制、遥测、遥控、数字计算机、数字测量仪表等领域，而且已经飞速进入了千家万户的日常生活。从传统的电子表、计算器，到

7、目前流行的数字广播、数字电视、数字电影、数字照相机、数字手机、二维条码、网络电子商城等。数字化技术还正在引发一场范围广泛的产品革命，各种家用电器设备，信息处理设备都将朝着数字化方向发展。第8页，共76页，编辑于2022年，星期三第第2 2节节 数制与码制数制与码制我们习惯使用的是十进制十进制数（如563），而在实际的数字电路中采用十进制十分不便，因为十进制有十个数码，要想严格的区分开必须有十个不同的电路状态与之相对应，这在技术上实现起来比较困难。因此在实际的数字电路中一般不直接采用十进制，而广泛应用二进二进制制，但又由于二进制数有字码长、位数多的缺点，在数字计算机编程中，为了书写方便也常采用十

8、六进制十六进制，有时也采用八进制八进制的计数方式。第9页，共76页，编辑于2022年，星期三1 1 数制数制【相关概念相关概念】（1）数制数制：就是数的进位制。（2）位权位权（位的权数）：同一数码在不同位置上所表示的数值是不同的。【十进制数十进制数】（1）采用 0、1、2、9十个基本数码。（2）运算规律：逢十进一、借一当十。例如：十进制数55的位权展开式为：(55)1051015100位权10位权1第10页，共76页，编辑于2022年，星期三【二进制数二进制数】（1）采用0和1两个基本数码。（2）运算规律：逢二进一，借一当二。二进制数的位权展开式：例如：(101.01)212202112002

9、-112-2 其中22、21、20、2-1、2-2为位权位权。各数位的位权是各数位的位权是2 2的幂的幂重要！第11页，共76页，编辑于2022年，星期三【十六进制数十六进制数】（1）采用09、AF十六个数码，符号A对应1015。（2）运算规律：逢十六进一，借一当十六逢十六进一，借一当十六。十六进制数的位权展开式：例如：(8F8)168162151618160【不同数制的转换不同数制的转换】（1）二进制转换为十进制二进制转换为十进制的方法是：先写出二进制的位权展开式位权展开式，然后将各项数值按十进制相加，就可得到等值的十进制数。（2）十进制转换为二进制十进制转换为二进制：将十进制数连除以2，先

10、得到的余数为二进制数的低位，后得到的余数为二进制数的高位。直到商为0为止。第12页，共76页，编辑于2022年，星期三【例例5-25-2】将十进制数(11)10转换为二进制数解：解：（1）整数部分转换整数部分连除以2，先得到的余数为低位，后得到的余数为高位。直到商为0为止。所以（11)10(1011)2【例例5-15-1】将二进制数(101.01)2转换为十进制数 解解：(101.01)2122021120021122 410.25 (5.25)10 案例解析每一位按位权展开第13页，共76页，编辑于2022年，星期三2 2 码制码制数字电路处理的是二进制数据，而人们习惯使用十进制，所以就产生

11、了用四位二进制数表示一位十进制数的计数方法，这种用于表示十进制数的二进制代码称为二二-十进制代码十进制代码，简称BCDBCD码码。其中8421BCD8421BCD码使用最多。【8421BCD8421BCD码码】表示方法为：四位二进制数码的位权从高位到低位依次是8 8（23）、4 4（22）、2 2（21）、1 1（20）。十进制数与8421BCD码对应关系如下表所示。十进制数0123456789二进制数0000000100100011010001010110011110001001举例说明：十进制365用8421BCD码表示时，直接将十进制数3、6、5对应的四位二进制数码0011、0110、0

12、101代入即可得到转换结果，即：(365)10(0011 0110 0101)8421BCD第14页，共76页，编辑于2022年，星期三技能训练：技能训练：数字电路实验台的使用练习数字电路实验台的使用练习第15页，共76页，编辑于2022年，星期三（1）数字逻辑电路实验台（箱）简介）数字逻辑电路实验台（箱）简介数字逻辑电路实验箱种类很多，在功能和使用方法上虽稍有不同，数字逻辑电路实验箱种类很多，在功能和使用方法上虽稍有不同，但基本功能还是相同的。下面以但基本功能还是相同的。下面以JCF数字逻辑电路实验箱为例进行介绍。数字逻辑电路实验箱为例进行介绍。JCF数字逻辑电路实验箱，适用于数字逻辑电路、

13、脉冲电路等实数字逻辑电路实验箱，适用于数字逻辑电路、脉冲电路等实验，同时也适用于相关电子课程设计、产品开发及科研。主要包括二验，同时也适用于相关电子课程设计、产品开发及科研。主要包括二十进制七段译码显示器；十六位二进制十进制七段译码显示器；十六位二进制“0”“1”电平显示器；电平显示器；八位逻辑电平开关；单脉冲电路；时钟电路；时序发生器及启停电路；八位逻辑电平开关；单脉冲电路；时钟电路；时序发生器及启停电路；函数信号发生器；频率计；数字电压表等实验测试单元。同时配有函数信号发生器；频率计；数字电压表等实验测试单元。同时配有EDA数字自动化设计电路。数字自动化设计电路。JCF数字逻辑电路实验箱由

14、数字逻辑电路实验箱由DLS-A和和DLS-B两部分区域组成，两部分区域组成，DLS-A主要由通用电路、模拟电路设定区、电源等组成；主要由通用电路、模拟电路设定区、电源等组成；DLS-B主要作为系主要作为系统实验区用。该系统结构框图如图统实验区用。该系统结构框图如图1-4所示：所示：第16页，共76页，编辑于2022年，星期三JCF数字逻辑电路实验箱结构框图数字逻辑电路实验箱结构框图第17页，共76页，编辑于2022年，星期三该实验系统主要由以下内容组成：该实验系统主要由以下内容组成：1）主板上设有8P，14P，16P，20P，24P，28P，40P共28个可靠的IC插座，装有2只可调电位器，还

15、有许多大、小圆孔插座，供插电阻、电容以及实验接线等使用，实验接线时，只要用锁紧插头线相互连接即可。2）配有电源变压器，可直接作实验。电源参数：+5V/2.5A，12V/0.5A。3）信号源：提供四组正负单脉冲，一组频率可选1Hz，10Hz，100Hz，1KHz，10KHz，100KHz，1MHz的方波，一组T1T4的时序信号。4）提供一组6位LED显示器，16位逻辑电平输入，16位二进制电平显示器。5）保护箱：铝合金外箱一只。6）备有可多重叠插的锁紧插头线。第18页，共76页，编辑于2022年，星期三（2）通用电路简介）通用电路简介1）二-十进制七段译码显示器电路：二-十进制七段译码显示器共6

16、位，每位分DA，图1-5二-十进制七段译码显示器DB，DC，DD，DE，DF，DG七段，译码器采用CD4511，显示器采用共阴0.5英寸显示器。译码器输入端对应于每一位的8，4，2，1插孔。图1-5为二-十进制七段译码显示器电路图。第19页，共76页，编辑于2022年，星期三2）十六位二进制“0”“1”逻辑电平指示灯（逻辑笔）：“0”“1”逻辑电平指示灯电路如图逻辑电平指示灯电路如图1-6所示，有六片所示，有六片74LS04电路驱动发光二极管。当输入端为高电平时，对应的红电路驱动发光二极管。当输入端为高电平时，对应的红色发光二极管点亮，表示逻辑色发光二极管点亮，表示逻辑“1”，当输入端为低电平

17、时，对，当输入端为低电平时，对应的绿色发光二极管点亮，表示逻辑应的绿色发光二极管点亮，表示逻辑“0”。图图1-6二进制二进制“0”“1”逻辑电平指示电路逻辑电平指示电路第20页，共76页，编辑于2022年，星期三3）十六位逻辑开关）十六位逻辑开关逻辑电平开关由十六个电平开关组成，如图逻辑电平开关由十六个电平开关组成，如图1-7所示。所示。当开关往上拨时，产生逻辑高电平当开关往上拨时，产生逻辑高电平“1”；当开关往下拨；当开关往下拨时，产生逻辑低电平时，产生逻辑低电平“0”。图图1-7逻辑电平开关逻辑电平开关第21页，共76页，编辑于2022年，星期三4）单脉冲电路）单脉冲电路单脉冲电路有四个，

18、其中单脉冲电路有四个，其中P1、P2、P3、P4单脉单脉冲电路采用消抖动的冲电路采用消抖动的R-S电路，如图电路，如图1-8所示，每按一所示，每按一次单脉冲键，产生正负脉冲各一个。次单脉冲键，产生正负脉冲各一个。图图1-8单脉冲电路单脉冲电路按动单脉冲按钮（按动单脉冲按钮（AN），将），将KK2开关拨至上端，测输出正负脉冲，开关拨至上端，测输出正负脉冲，用示波器可测得输出的脉冲波形。用示波器可测得输出的脉冲波形。第22页，共76页，编辑于2022年，星期三5）时钟电路与分频电路）时钟电路与分频电路时钟电路由16M晶体、74LS04、74LS74等元件组成，其电路如图1-9a所示。16M晶体、7

19、4LS04等元件组成振荡电路；74LS74电路组成分频整形电路。振荡电路可输出2MHz，1MHz，500KHz（4MHz）方波信号，1MHZ方波信号再经6级十进制分频后，产生100KHz，10KHz，1KHz，100Hz，10Hz，1Hz方波信号。如图1-9b所示。a）时钟电路）时钟电路图图1-9时钟电路与分频电路时钟电路与分频电路第23页，共76页，编辑于2022年，星期三5）时钟电路与分频电路）时钟电路与分频电路b）分频电路）分频电路图图1-9时钟电路与分频电路时钟电路与分频电路第24页，共76页，编辑于2022年，星期三6）时序发生器及启停电路）时序发生器及启停电路时序发生器及启停电路如

20、图时序发生器及启停电路如图1-10所示，所示，MF为时钟输入端，为时钟输入端，时钟频率可从时钟频率可从1MHz，100KHz中选择一个输入，中选择一个输入，KK2开关为单开关为单拍和连续输出时序信号选择开关。拍和连续输出时序信号选择开关。当开关往上拨时，输出单拍的时序信号，当开关往下拨时，输出当开关往上拨时，输出单拍的时序信号，当开关往下拨时，输出连续的时序信号。时钟选择信号的出厂连接为连续的时序信号。时钟选择信号的出厂连接为1MHz。图。图1-11为由示为由示波器测得的、从波器测得的、从T1至至T4产生的连续的时序信号（脉冲）输出波形图。产生的连续的时序信号（脉冲）输出波形图。第25页，共7

21、6页，编辑于2022年，星期三6）时序发生器及启停电路）时序发生器及启停电路第26页，共76页，编辑于2022年，星期三（3）实验区简介）实验区简介1）实验区组成：实验区主要由）实验区组成：实验区主要由DLS-A和和DLS-B两部分区域两部分区域组成。实验区采用集成电路插座、锁紧式叠插针。集成电路插组成。实验区采用集成电路插座、锁紧式叠插针。集成电路插座与锁紧式叠插针之间由印刷线路板连通，实验板上有集成电座与锁紧式叠插针之间由印刷线路板连通，实验板上有集成电路插座路插座26个，其中个，其中IC1IC7、IC12、IC19、IC21插座的电源、插座的电源、地线未接，供做模拟电路及某些电路的电源、

22、地线，其余地线未接，供做模拟电路及某些电路的电源、地线，其余IC插插座均已连接电源、地线。另有电阻器、电容器、座均已连接电源、地线。另有电阻器、电容器、图图1-11连续的时序信号输出波形图。连续的时序信号输出波形图。二极管、三极管、电位器等模拟电路设定区，供脉冲电路、二极管、三极管、电位器等模拟电路设定区，供脉冲电路、模拟电路实验使用。实验时专用锁紧式导线插入锁紧式叠插针，模拟电路实验使用。实验时专用锁紧式导线插入锁紧式叠插针，插入时顺时针旋转插入时顺时针旋转2030度；拆除时逆时针旋转度；拆除时逆时针旋转2030度。度。2）集成电路的连线：由实验仪的结构可知，锁紧式叠插针是实）集成电路的连线

23、：由实验仪的结构可知，锁紧式叠插针是实验的关键部分，因此，正确使用锁紧式叠插针、导线是主要问题。验的关键部分，因此，正确使用锁紧式叠插针、导线是主要问题。第27页，共76页，编辑于2022年，星期三图图1-11连续的时序信号输出波形图。连续的时序信号输出波形图。第28页，共76页，编辑于2022年，星期三实训内容实训内容（1）按照上述双实验箱的介绍，找到并熟悉实验）按照上述双实验箱的介绍，找到并熟悉实验箱各部分功能电路。箱各部分功能电路。（2）锁紧插头的使用与连接）锁紧插头的使用与连接操作步骤操作步骤1）在数字电路实验箱上，进行锁紧插头的插、拔练）在数字电路实验箱上，进行锁紧插头的插、拔练习，

24、注意操作方法。习，注意操作方法。2）对多根锁紧插头进行连接练习。）对多根锁紧插头进行连接练习。第29页，共76页，编辑于2022年，星期三实训内容实训内容（3）逻辑电平开关和指示灯的使用与测试）逻辑电平开关和指示灯的使用与测试操作步骤操作步骤1）分别将逻辑电平开关拨上、拨下，用万用表的电）分别将逻辑电平开关拨上、拨下，用万用表的电压档测试其输出端的高低电平值，并记录。压档测试其输出端的高低电平值，并记录。2）将逻辑电平开关的输出端接到逻辑电平指示灯）将逻辑电平开关的输出端接到逻辑电平指示灯（逻辑笔）的输入端，分别将逻辑电平开关拨上、拨下，（逻辑笔）的输入端，分别将逻辑电平开关拨上、拨下，观察指

25、示灯的变化，并记录。观察指示灯的变化，并记录。3）将逻辑电平指示灯（逻辑笔）的输入端分别接到）将逻辑电平指示灯（逻辑笔）的输入端分别接到地和地和5V电压上，观察指示灯的变化，并记录。电压上，观察指示灯的变化，并记录。第30页，共76页，编辑于2022年，星期三实训内容实训内容（4）二十进制七段译码显示电路的使用与测试）二十进制七段译码显示电路的使用与测试操作步骤操作步骤1）将一个二十进制七段译码显示器的）将一个二十进制七段译码显示器的4个个BCD码输入码输入端依次接到端依次接到4个逻辑电平开关上，按编码顺序依次给定一组个逻辑电平开关上，按编码顺序依次给定一组代码并拔动相应的逻辑电平开关，观察显

26、示器显示的数字，代码并拔动相应的逻辑电平开关，观察显示器显示的数字，并记录。并记录。2）将一个二十进制七段译码显示器的）将一个二十进制七段译码显示器的4个个BCD码输入端中某个开路，随便给定一组代码，观察指示码输入端中某个开路，随便给定一组代码，观察指示灯的变化，并记录。灯的变化，并记录。第31页，共76页，编辑于2022年，星期三实训内容实训内容（5）单脉冲发生器电路测试）单脉冲发生器电路测试操作步骤操作步骤1）用双踪示波器的探头接到单脉冲发生器的正脉冲）用双踪示波器的探头接到单脉冲发生器的正脉冲输出端，皮线接地，每按一下单脉冲开关，同时在示波输出端，皮线接地，每按一下单脉冲开关，同时在示波

27、器上观察显示波形的变化情况，并记录。器上观察显示波形的变化情况，并记录。2）将双踪示波器的探头改接到单脉冲发生器的负脉）将双踪示波器的探头改接到单脉冲发生器的负脉冲输出端，再用同样的方法，观察显示波形的变化情况，冲输出端，再用同样的方法，观察显示波形的变化情况，并记录。并记录。第32页，共76页，编辑于2022年，星期三实训内容实训内容（6）连续脉冲发生器电路及分频电路测试）连续脉冲发生器电路及分频电路测试操作步骤操作步骤1）用双踪示波器的探头依次接到连续脉冲发生器的各）用双踪示波器的探头依次接到连续脉冲发生器的各个频率输出端，皮线接地，同时观察示波器上显示的波形，个频率输出端，皮线接地，同时

28、观察示波器上显示的波形，读出其频率数值，与输出标称值比较，分析误差原因并记录。读出其频率数值，与输出标称值比较，分析误差原因并记录。2）用同样的方法，分别测试分频电路输出的不同）用同样的方法，分别测试分频电路输出的不同频率信号，与标称值比较，分析误差原因并记录。频率信号，与标称值比较，分析误差原因并记录。第33页，共76页，编辑于2022年，星期三实训内容实训内容（7）时序发生器及启停电路测试）时序发生器及启停电路测试操作步骤操作步骤1）从）从1MHz和和100MHz中选择一个时钟频率信号中选择一个时钟频率信号送到时序发生器及启停电路的时钟输入端。送到时序发生器及启停电路的时钟输入端。2）拨动

29、开关）拨动开关KK2向上或向下，分别用双踪示波器观察向上或向下，分别用双踪示波器观察测试单拍和连续的各输出时序信号，采用双踪测试方式，观测试单拍和连续的各输出时序信号，采用双踪测试方式，观察显示波形的时序关系并记录察显示波形的时序关系并记录第34页，共76页，编辑于2022年，星期三自测、互测：自测、互测：对数字电路实验台的所有部分的使用方法、注意事项对数字电路实验台的所有部分的使用方法、注意事项及安全文明生产情况进行互测，及安全文明生产情况进行互测，100分制。分制。1、数字电路实验台的使用测试：、数字电路实验台的使用测试：60分。分。2、注意事项：、注意事项：20分。分。3、安全文明生产：

30、、安全文明生产：20分。分。第35页，共76页，编辑于2022年，星期三实训报告实训报告总结数字电路实验箱的功能、使用方法及注总结数字电路实验箱的功能、使用方法及注意事项。意事项。第36页，共76页，编辑于2022年，星期三第第3 3节节 逻辑门电路逻辑门电路逻辑门电路逻辑门电路是用以实现一定逻辑关系的电子电路，简称门电路，是组成数字电路的最基本单元。【分类分类】（1）按逻辑功能不同可分为：基本逻辑门基本逻辑门和复合逻辑门复合逻辑门。基本逻辑门包括与门门、或门或门、非门非门；复合逻辑门包括与非门与非门、或非门或非门、与与或非门或非门等。（2）按功能特点不同可分为：普通门普通门(推拉式输出)、输

31、出开路门、三态门等。（3）按电路结构不同可分为：分立元件门电路分立元件门电路和集成门电路集成门电路两大类。其中集成门电路又包括输入端和输出端都由双极型晶体三极管构成的TTLTTL集成门电路集成门电路和以互补对称单极型MOS 管构成的CMOSCMOS集成门电路集成门电路。第37页，共76页，编辑于2022年，星期三1 1 简单门电路简单门电路（1 1）与逻辑关系和与门电路）与逻辑关系和与门电路如下图的电路，很显然，若要灯亮，则2个开关必须全都闭合。如有一个开关断开，灯就不亮。【与逻辑关系与逻辑关系】仅当决定事件（Y）发生的所有条件（A，B，C，）均满足时，事件（Y）才能发生,这种逻辑关系称为与逻

32、辑关系。在逻辑代数中，与逻辑又称逻辑乘。A、B同时按下灯泡才亮第38页，共76页，编辑于2022年，星期三【逻辑真值表逻辑真值表】用A和B分别代表2个开关，并假定闭合为1，断开为0，Y代表灯，亮为1，灭为0，则与逻辑关系可用下表表示。这种把所有可能的条件组合及其对应结果依次列出来的表格叫做真值表真值表。显然，与逻辑真值表如下：【逻辑表达式逻辑表达式】Y=AB=AB 其中，“”为逻辑乘符号，也可省略。【逻辑符号逻辑符号】实现与逻辑关系的电路称为与门电路与门电路。其逻辑符号如下：读作“A与B”第39页，共76页，编辑于2022年，星期三【逻辑功能逻辑功能】与逻辑功能可表述为：输入全输入全1 1，输

33、出为，输出为1 1；输入有；输入有0 0，输出为，输出为0 0。【波形图波形图】与逻辑波形图，如下图所示。ABY100000010111第40页，共76页，编辑于2022年，星期三（2 2）或逻辑关系与或门电路）或逻辑关系与或门电路如下图所示，可以看出，2个开关中只要有一个闭合，灯就亮；如果想要灯灭，则2个开关必须全断开。【或逻辑关系或逻辑关系】当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发生。在逻辑代数中，或逻辑又称逻辑加。A、B任意按下一个灯亮第41页，共76页，编辑于2022年，星期三【真值表真值表】用A和B分别代表2个开关，并假定闭合为1，断

34、开为0，Y代表灯，亮为1，灭为0，则或逻辑的真值表如下表所示：ABY000011101111【逻辑表达式逻辑表达式】Y=A+B 其中，“+”为逻辑加符号。【逻辑符号逻辑符号】实现或逻辑关系的电路称为或门电路或门电路。其逻辑符号如下图 所示 读作“A或B”第42页，共76页，编辑于2022年，星期三【逻辑功能逻辑功能】或逻辑功能可表述为：输入有输入有1 1，输出为输出为1 1；输入全；输入全0 0，输，输出为出为0 0。【波形图波形图】或逻辑波形图，如下图所示。ABY101000011111第43页，共76页，编辑于2022年，星期三（3 3）非逻辑关系与非门电路）非逻辑关系与非门电路如下图所示

35、，开关闭合，灯就灭，如果想要灯亮，则开关需断开。【非逻辑关系非逻辑关系】当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。在逻辑代数中，非逻辑又称反逻辑。开关A断开灯才亮第44页，共76页，编辑于2022年，星期三【真值表真值表】用A和B分别代表2个开关，并假定闭合为1，断开为0，Y代表灯，亮为1，灭为0，则非逻辑的真值表如下表所示。【逻辑表达式逻辑表达式】Y=其中，“”为逻辑非符号。读作“A非”或“A反”【逻辑符号逻辑符号】实现非逻辑关系的电路称为非门电路。其逻辑符号如下图：第45页，共76页，编辑于2022年，星期三【逻辑功能逻辑功能】非逻辑功能可表述为：输入为

36、输入为1 1，输出为输出为0 0；输入为；输入为0 0，输，输出为出为1 1。【波形图波形图】非逻辑波形图,如下图所示。AY100011第46页，共76页，编辑于2022年，星期三下表所示为常用与非门、或非门和异或门的逻辑组成、逻辑表达式、逻辑功能及逻辑符号的对比。名名 称称逻辑组成逻辑组成逻辑符号逻辑符号逻辑表达式逻辑表达式与非门与非门或非门或非门与或与或非门非门（4 4）复合门电路）复合门电路第47页，共76页，编辑于2022年，星期三（5）由晶体二极管和晶体晶体三极管等元件构成的最简单与、或、非门电路。【最简单的晶体二极管与门电路】(a)原理图 （b）实物图 第48页，共76页，编辑于2

37、022年，星期三在晶体二极管与门的两个输入端A、B分别输入一定大小的电压信号，并测量出输出端Y的电压大小，测量情况如左表所示。如果灯亮用逻辑1表示高电平，灯不亮用逻辑0表示低电平，则可根据左表列出其真值表，如表右所示。A/VB/VY/V0.30.310.33130.31333.7ABY000010100111结论：结论：晶体二极管与门电路只有当A、B均输入高电平时，输出Y才为高电平，在其他情况下输出均为低电平。符合与逻辑关系，其逻辑表达式为YAB。(a)实测结果（b）真值表第49页，共76页，编辑于2022年，星期三【最简单的晶体二极管或门电路最简单的晶体二极管或门电路】(a)原理图 （b）实

38、物图 第50页，共76页，编辑于2022年，星期三在晶体二极管或门的两个输入端A、B分别输入一定大小的电压信号，并测量出输出端Y的电压大小。测量情况和真值表分别如左表和右表。A/VB/VY/V0.30.300.332.330.32.3332.3结论：结论：晶体二极管或门电路中只要A、B有高电平输入时，输出Y就为高电平。只有A、B都为低电平时，Y才为低电平，符合或逻辑关系，其逻辑表达式为Y YA AB B。(a)实测结果 （b）真值表 ABY000011101111第51页，共76页，编辑于2022年，星期三【最简单的晶体三极管非门电路最简单的晶体三极管非门电路】(a)原理图 （b）实物图测量结

39、果是：输入低电压时，输出为高电压，反之输出为低电压。从而可以得出该电路的真值表如右。结论：结论：当输入为高电平时，晶体三极管饱和导通，输出Y为低电平，而输入为低电平时，晶体三极管截止输出为高电平，因此，输出与输入的电平之间是反相关系，它实际上就是一个非门（亦称反相器），其逻辑表达式为：AY0110第52页，共76页，编辑于2022年，星期三2 2 集成集成TTLTTL门电路门电路分立元件构成的门电路，不但元件多、体积大，而且连线和焊点也太多，因而造成电路的可靠性差。随着电子技术的飞速发展及集成工艺的规模化生产，目前分立元件门电路已经被集成门电路所代替。集成门电路与分立元件门电路相比，不但体积小

40、、重量轻、功耗小、速度快、体积小、重量轻、功耗小、速度快、工作可靠性高、抗干扰能力强工作可靠性高、抗干扰能力强，而且成本低、价格便宜、便于安装和调成本低、价格便宜、便于安装和调试试，目前已得到广泛应用。集成TTL门电路的输入端和输出端都采用了晶体三极管，称之为双极双极型晶体三极管集成电路型晶体三极管集成电路，简称集成集成TTLTTL门电路门电路。他开关速度快，是目前应用较多的一种集成逻辑门。这里我们不再介绍其内部电路组成，主要了解它的外部特性、逻辑功能主要参数和使用注意事项等。第53页，共76页，编辑于2022年，星期三【集成集成TTLTTL门电路外形和封装门电路外形和封装】在TTL类型中，C

41、T74LS系列为目前广泛应用的产品,一般为双列直插塑封型。下面以74LS00为例介绍与非门。图 74LS00外引线排列图引脚编号及含义：每个集成电路都有定位标志（定位标志有半圆和圆点两种表达形式），用以确定脚码为1的引脚。把标志置于左端，最靠近定位标志的引脚规定第1脚，其他引脚按逆时针方向依次加1递增顺序读出序号。图中A、B为输入端，Y为输出端，并以字头数字区分内部的与非门。其共用电源为VCC（14脚），GND为共用接地点（7脚）。定位标志。注意：注意：每个集成电路内部的各个逻辑单元互相独立可以单独使用，但电源和接地线是公共的第54页，共76页，编辑于2022年，星期三【普通集成普通集成TTL

42、TTL门电路门电路】（1）与非门：下图所示为最常用的74LS00（T4000）四2输入与非门管脚排列图，其逻辑表达式为其它常用TTL集成电路：与门 非门 或非门第55页，共76页，编辑于2022年，星期三【OCOC门门】在实际电路中，往往需要将两个或以上门电路的输出端并联在一起使用，称为线与线与。但前面介绍的普通TTL与非门不能实现线与，而OC门可以实现线与。集电极开路的与非门称为OCOC门门。OC门逻辑符号如下图所示。Q&AQ&A：普通：普通TTLTTL与非门为什么不能实现线与？与非门为什么不能实现线与？普通TTL与非门“线与”后必然有很大的负载电流同时流过这两个门的输出级。这个电流将远远超

43、过正常工作电流，可能使门电路损坏。如右图所示。另外，单个的标准TTL门电路的局限性有：（1）无法满足对不同输出电平的需要。因为电源一经确定，输出的高电平也就固定。（2）不能驱动满足驱动较大电流、较高电压的负载的要求。第56页，共76页，编辑于2022年，星期三【OCOC门主要功能门主要功能】（1）实现与非与非功能：如图所示。（2）实现线与线与功能：如图5-26所示：G1、G2任一导通，Y=0；G1、G2全截止，Y=1。所以：第57页，共76页，编辑于2022年，星期三【三态输出门（TSL门）】具有三种输出状态高电平、低电平、高电阻高电平、低电平、高电阻状态的门电路，称为三态门电路三态门电路。下

44、图所示为三态门的逻辑符号，是在普通门电路的基础上，多了一个控制端EN或 ，EN或 称使能端使能端。（a）0有效 （b）EN1有效（1）使能端 低电平有效低电平有效的三态门：0时，输出；=1时，输出Y呈现高阻态；（2）使能端EN高电平有效高电平有效的三态门：EN1时，输出YAB；EN=1时，输出Y呈现高阻态高阻态。第58页，共76页，编辑于2022年，星期三【TTL门电路使用注意事项】1 1、电源电压及电源干扰的消除、电源电压及电源干扰的消除(1)74系列电源电压满足（5 5%）V，54系列电源电压满足（5 10%）V。(2)为防止外来干扰通过电源串入电路，需对电源进行滤波。在印制板电源输入端接

45、10-100F电容至地，对低频滤波。(3)电路中每隔6-8个门接0.01-0.1F电容至地，对高频滤波。2 2、输出端的连接、输出端的连接(1)普通 TTL 门输出端不允许直接并联使用。(2)三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。(3)集电极开路门输出端可并联使用，但公共输出端和电源VCC之间应接负载电阻RL。(4)输出端不允许直接接电源VCC或直接接地。输出电流应小于产品手册上规定的最大值。3 3、多余输入端的处理、多余输入端的处理 与门和与非门的多余输入端接逻辑1。即可以直接接5V的电源，或通过110k电阻接电源。第59页，共76页，编辑于202

46、2年，星期三*3 CMOS*3 CMOS门电路门电路CMOS集成逻辑门是采用MOS管作为开关元件的数字集成电路。它具有工艺简单、集成度高、抗干扰能力工艺简单、集成度高、抗干扰能力强、功耗低等优点，MOS门有PMOS、NMOS和CMOS三种类型，CMOS电路又称互补MOS电路，突出的优点是静态功耗低、抗干扰能力强、工作稳定性好、静态功耗低、抗干扰能力强、工作稳定性好、开关速度高开关速度高，是性能较好且应用较广泛的一种电路。第60页，共76页，编辑于2022年，星期三【CMOSCMOS反相器反相器】CMOS反向器由N沟道和P沟道的MOS管互补构成，电路组成如下图所示。当输入端A为高电平1时，输出Y

47、为低电平0；反之，当输入A为低电平0时，输出Y为高电平。其逻辑表达式为:【CMOSCMOS与非门与非门】常用的CMOS与非门如CC4011等，图(a)为CC4011与非门引脚排列图【CMOSCMOS或非门或非门】常用的CMOS或非门如CC4001等，图(b)为CC4001或非门引脚排列图。(a)CC4011与非门引脚排列图(b)CC4001或非门引脚排列图第61页，共76页，编辑于2022年，星期三【CMOSCMOS集成门电路的特点集成门电路的特点】与TTL集成电路相比，CMOS电路具有如下特点：（1）制造工艺较简单，集成度和成品率较高。（2）功耗低。（3）电源电压范围宽。（4）输入阻抗高，（

48、5）抗干扰能力强。（6）当配备适当的缓冲器后，能与现有的大多数逻辑电路兼容.【CMOS CMOS 集成门的使用注意事项】集成门的使用注意事项】（1）电源电压电源电压l 注意不同系列CMOS电路允许的电源电压范围不同，一般为3-18V，多用+5V。电源电压越高，抗干扰能力也越强。l 电源电压极性不能接反也不能超压，否则，可能会造成电路永久性失效。l 在进行CMOS电路实验或对CMOS数字系统进行调试、测量时，应先接入直流电源，后接入信号源；使用结束时，应先关信号源，后关直流电源。（2）其他注意事项其他注意事项l 焊接时，电烙铁必须接地良好，必要时，将电烙铁的电源插头拔下，利用余热焊接。l 集成电

49、路在存放和运输时，应放在导电容器或金属容器内。l 组装、调试时，应使所有的仪表、工作台面等有良好的接地。第62页，共76页，编辑于2022年，星期三第第4 4节节 基本逻辑运算基本逻辑运算 逻辑代数逻辑代数又称布尔代数布尔代数，是分析数字电路所使用的数学工具。任何事物的因果关系均可用逻辑代数中的逻辑关系表示，这些逻辑关系也称逻辑运算。逻辑运算。逻辑变量与逻辑函数逻辑变量与逻辑函数 一件事情的因果关系一定具有某种内在的逻辑规律，即存在着逻辑关系逻辑关系。事情的原因即为这种逻辑关系的自变量，称为逻辑变量逻辑变量。而由原因所引起的结果则是这种逻辑关系的因变量，称为逻辑函数逻辑函数。19世纪英国数学家

50、乔治布尔首先提出了用代数的方法来研究、证明、推理逻辑问题，自此产生了逻辑代数。和普通代数一样，逻辑代数也用A、B等字母表示变量及函数，不同的是，在普通代数中，变量的取值可以是任意实数，而在逻辑代数中，每一个变量只有0 0、1 1两种取值，因而逻辑函数也只能有0和1两种取值。在逻辑代数中，0和1不再具有数量的概念，仅代表两种对立逻辑状态的符号。第63页，共76页，编辑于2022年，星期三1 1 逻辑代数的基本运算及规则逻辑代数的基本运算及规则（1 1）逻辑代数运算规则）逻辑代数运算规则逻辑代数基本运算只有：与（AND）、或（OR）、非（NOT）三种。【与运算规则与运算规则】00=0，01=0，1