第八章可编程逻辑器件PPT讲稿.ppt

《第八章可编程逻辑器件PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第八章可编程逻辑器件PPT讲稿.ppt（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第八章可编程逻辑器件第八章可编程逻辑器件第1页，共45页，编辑于2022年，星期三一、一、一、一、PLDPLDPLDPLD的基本特点的基本特点的基本特点的基本特点8.1 概 述1.1.1.1.数字集成电路从功能上有分为数字集成电路从功能上有分为数字集成电路从功能上有分为数字集成电路从功能上有分为通用型通用型通用型通用型、专用型专用型专用型专用型两大类两大类两大类两大类数字数字系统系统专用集成电路专用集成电路ASIC(Application Sepecific Integrated Circuit)可编程逻辑器件可编程逻辑器件PLD(P Programmable rogrammable L Lo

2、gic ogic D Deviceevice)片上系统片上系统SoC(S Systemystem o on n C Chiphip)2.PLD2.PLD2.PLD2.PLD的特点：是一种按的特点：是一种按的特点：是一种按的特点：是一种按通用器件通用器件通用器件通用器件来生产，但逻辑功能是来生产，但逻辑功能是来生产，但逻辑功能是来生产，但逻辑功能是由用户通过对由用户通过对由用户通过对由用户通过对器件编程器件编程器件编程器件编程来设定的来设定的来设定的来设定的第2页，共45页，编辑于2022年，星期三8.1 概 述二、二、PLDPLD的发展和分类的发展和分类 简单可编程逻辑器件简单可编程逻辑器件S

3、PLDSPLD 可编程只读存储器（可编程只读存储器（EPROMEPROM）现场可编程逻辑阵列（现场可编程逻辑阵列（FPLAFPLA）可编程阵列逻辑（可编程阵列逻辑（PALPAL）通用阵列逻辑（通用阵列逻辑（GALGAL）复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD 现场可编程逻辑器件现场可编程逻辑器件FPGAFPGA第3页，共45页，编辑于2022年，星期三 8.1 概 述三、设计方法的变更三、设计方法的变更 利用利用EDAEDA工具，采用工具，采用可编程逻辑器件可编程逻辑器件，通过设计芯片来实现系统，通过设计芯片来实现系统功能。称为基于芯片的设计方法。功能。称为基于芯片的设计方法。可

4、编程逻辑器件设计电路过程如图所示：可编程逻辑器件设计电路过程如图所示：电电 路方路方 设案设案 计计设设计计输输入入优优化化电电路路选选择择器器件件编编程程 器时器时 件序件序 功检功检 能查能查第4页，共45页，编辑于2022年，星期三四、四、PLDPLD中的逻辑图画法中的逻辑图画法8.1 概 述第5页，共45页，编辑于2022年，星期三五、PLD的基本结构输入输入电路电路输入信号输入信号互补互补输入输入输出函数输出函数反馈输入信号反馈输入信号可直接可直接输出输出也可反馈到输入也可反馈到输入 输出既可以是低电平有输出既可以是低电平有效，又可以是高电平有效。效，又可以是高电平有效。输出输出电路

5、电路PLDPLD主体主体 可由或阵列直接输出，可由或阵列直接输出，构成组合；构成组合；通过寄存器输出，通过寄存器输出，构成时序方式输出。构成时序方式输出。8.1 概 述第6页，共45页，编辑于2022年，星期三可编程只读存储器（EPROM）它包含一个固定的“与”阵列和一个可编程的“或”阵列。或阵列（可编程）与阵列（固定）I2O2O0O1P0P1P2P3P4P5P6P7I0I1O0=I2I1I0+I2I1I0+I2I1I0+I2I1I0O1=I2I1I0+I2I1I0+I2I1I0+I2I1I0O2=I2I1I0+I2I1I0+I2I1I0第7页，共45页，编辑于2022年，星期三8.2 现场可

6、编程逻辑阵列 FPLA(Field P Programmable rogrammable L Logic ogic A Arrayrray)它出现于它出现于2020世纪世纪7070年代。年代。FPLAFPLA组合组合FPLAFPLA时序时序FPLAFPLAFPLAFPLA由由可编程可编程的的与与逻辑阵列和逻辑阵列和可编程可编程的的或或逻辑阵列组成。逻辑阵列组成。第8页，共45页，编辑于2022年，星期三一、组合逻辑型一、组合逻辑型FPLAFPLA第9页，共45页，编辑于2022年，星期三二、时序逻辑型二、时序逻辑型FPLAFPLA第10页，共45页，编辑于2022年，星期三8.3 可编程阵列逻

7、辑PALP Programmable rogrammable A Array rray L Logicogic8.3.1 PAL8.3.1 PAL8.3.1 PAL8.3.1 PAL的基本电路结构的基本电路结构的基本电路结构的基本电路结构可编程可编程可编程可编程“与与与与”阵列阵列阵列阵列+固定固定固定固定“或或或或”阵列阵列阵列阵列+输出电路输出电路输出电路输出电路第11页，共45页，编辑于2022年，星期三8.3.2 PAL8.3.2 PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式一一一一.专用输出结构专用输出结构专用输出结构专用输出结构其输出端只能用作输出使用。其输出端只

8、能用作输出使用。用途：产生组合逻辑电路用途：产生组合逻辑电路第12页，共45页，编辑于2022年，星期三二二二二.可编程输入可编程输入可编程输入可编程输入/输出结构输出结构输出结构输出结构8.3.2 PAL8.3.2 PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式用途：用途：组合逻辑电路，组合逻辑电路，有三态控制可实现有三态控制可实现总线总线连接连接可将输出作可将输出作输入输入用用第13页，共45页，编辑于2022年，星期三三三三三.寄存器输出结构寄存器输出结构寄存器输出结构寄存器输出结构用途：产生时序逻辑电路用途：产生时序逻辑电路8.3.2 PAL8.3.2 PAL的几种输出

9、电路结构和反馈形式的几种输出电路结构和反馈形式第14页，共45页，编辑于2022年，星期三时序逻辑电路时序逻辑电路还可便于对还可便于对“与与-或或”输出求反输出求反8.3.2 PAL8.3.2 PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式四四四四.异或输出结构异或输出结构异或输出结构异或输出结构第15页，共45页，编辑于2022年，星期三五五五五.运算反馈结构运算反馈结构运算反馈结构运算反馈结构8.3.2 PAL8.3.2 PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式第16页，共45页，编辑于2022年，星期三时序逻辑电路时序逻辑电路可产生可产生A A、B

10、B的十六种算术、逻辑运算的十六种算术、逻辑运算五五五五.运算反馈结构运算反馈结构运算反馈结构运算反馈结构第17页，共45页，编辑于2022年，星期三8.4 8.4 通用阵列逻辑通用阵列逻辑GALGAL8.4.1 8.4.1 8.4.1 8.4.1 电路结构形式电路结构形式电路结构形式电路结构形式采用采用电可擦除的电可擦除的CMOSCMOS制作制作，可以用电压信号擦除并可重新编，可以用电压信号擦除并可重新编程。程。可可编程编程“与与”阵列阵列+固定固定“或或”阵列阵列+可编程输出电路可编程输出电路OLMCOLMCOLMCOLMC可编程输出逻辑宏单元可编程输出逻辑宏单元通过编程可以将通过编程可以将

11、GALGAL设置成不同的工作模式。设置成不同的工作模式。第18页，共45页，编辑于2022年，星期三GAL16V8第19页，共45页，编辑于2022年，星期三8.4.2 8.4.2 输出逻辑宏单元输出逻辑宏单元OLMCOLMC数据选择器第20页，共45页，编辑于2022年，星期三SYNSYN：同步控制字同步控制字 1 1位，八个输出逻辑宏单元共用；位，八个输出逻辑宏单元共用；AC0AC0：结构控制字结构控制字 1 1位，八个输出逻辑宏单元共用；位，八个输出逻辑宏单元共用；AC1(n)AC1(n)：结构控制字结构控制字 8 8位，每个输出逻辑宏单元一个；位，每个输出逻辑宏单元一个；XOR(n)X

12、OR(n)：极性控制字极性控制字 8 8位，每个输出逻辑宏单元一个；位，每个输出逻辑宏单元一个；PTPT：乘积项禁止控制字乘积项禁止控制字 64 64位，每个与门一个。位，每个与门一个。GAL16V8GAL16V8的结构控制字的结构控制字 PT(PT(乘积项乘积项)禁止位禁止位32 32 位位XOR(n)XOR(n)4 4 位位ACAC0 01 1位位结构控制结构控制ACAC1 1(n)(n)8 8 位位SYNSYN1 1位位XOR(n)XOR(n)4 4 位位PT(PT(乘积项乘积项)禁止位禁止位32 32 位位PT63PT63PT31PT31PT32PT32PT0PT0 82 82位位12

13、 13 14 1516 17 18 1912 19第21页，共45页，编辑于2022年，星期三结构控制字及其功能：结构控制字及其功能：（1 1）同步位同步位SYNSYN 确定确定GALGAL器件的输出模式：当器件的输出模式：当SYN=0SYN=0 时，器件具有时，器件具有寄存器型输出寄存器型输出能力；当能力；当SYN=1 SYN=1 时，器件具有时，器件具有纯组合型输出纯组合型输出能力。能力。（2 2）结构控制位）结构控制位ACAC0 0 这一位对于这一位对于8 8个个OLMCOLMC是公共的，它与是公共的，它与OLMCOLMC各自的各自的ACAC1 1（n n）配合，控制）配合，控制各个多路

14、开关。各个多路开关。（3 3）结构控制位）结构控制位ACAC1 1（n n）共有共有8 8位，每个位，每个OLMCOLMC（n n）有单独的）有单独的ACAC1 1（n n）。对）。对GAL16V8GAL16V8来说，来说，n n 为为 1219 1219。（4 4）极性控制位）极性控制位XORXOR（n n）用于控制输出信号的极性。当用于控制输出信号的极性。当XORXOR（n n）=0=0 时，输出信号低有效；当时，输出信号低有效；当XORXOR（n n）=1=1 时，输出信号高有效。时，输出信号高有效。（5 5）乘积项禁止位）乘积项禁止位PTPT 共共6464位，分别控制与门阵列中的位，分

15、别控制与门阵列中的64 64 个乘积项，以便屏蔽某些不用的乘积项。个乘积项，以便屏蔽某些不用的乘积项。第22页，共45页，编辑于2022年，星期三高有效高有效0 1 0 10 1 0 11 1脚为脚为CKCK，1111为为OEOE低有效低有效寄存器型寄存器型输出输出0 1 0 00 1 0 0高有效高有效0 1 1 10 1 1 11 1脚为脚为CKCK，1111为为OEOE，至，至少另有一个少另有一个OLMCOLMC是寄存是寄存器型输出器型输出低有效低有效时序电路中的时序电路中的组合输出组合输出0 1 1 00 1 1 0高有效高有效1 1 1 11 1 1 11 1脚和脚和1111为数据输

16、入，三为数据输入，三态门的选通信号是第一乘态门的选通信号是第一乘积项积项低有效低有效反馈反馈组合输出组合输出1 1 1 01 1 1 0高有效高有效1 0 0 11 0 0 11 1脚和脚和1111为数据输入，三为数据输入，三态门总是选通态门总是选通低有效低有效专用专用组合输出组合输出1 0 0 01 0 0 01 1脚和脚和1111为数据输入，三为数据输入，三态门禁止态门禁止专用输入模式专用输入模式1 0 1 1 0 1 备备 注注输出极性输出极性配配 置置 功功 能能SYN ACSYN AC0 0 ACAC1 1(n)XOR(n)(n)XOR(n)OLMC OLMC 的的 配配 置置 控控

17、 制制第23页，共45页，编辑于2022年，星期三第24页，共45页，编辑于2022年，星期三第25页，共45页，编辑于2022年，星期三8.6 复杂的可编程逻辑器件CPLD与与PALPAL、GALGAL相比，相比，CPLDCPLD的的集成度更高集成度更高，有，有更多更多的的输入输入端端、乘积项乘积项和更多的和更多的宏单元宏单元；每个块之间可以使用每个块之间可以使用可编程内部连线可编程内部连线(或者称为可编程的开或者称为可编程的开关矩阵关矩阵)实现相互实现相互连接连接。CPLDCPLD器件内部含有多个器件内部含有多个逻辑块逻辑块GLBGLB，每个逻辑块都相当于，每个逻辑块都相当于一个一个GAL

18、GAL器件器件;8.6.1 CPLD8.6.1 CPLD8.6.1 CPLD8.6.1 CPLD的总体结构的总体结构的总体结构的总体结构第26页，共45页，编辑于2022年，星期三8.6.1 CPLD8.6.1 CPLD8.6.1 CPLD8.6.1 CPLD的总体结构的总体结构的总体结构的总体结构第27页，共45页，编辑于2022年，星期三 全局布线池通用逻辑块GLBI/O端口输出布线池ispLSI1032E 内部结构内部结构第28页，共45页，编辑于2022年，星期三8.7 8.7 现场可编程门阵列现场可编程门阵列FPGAFPGA1.FPGA1.FPGA的基本结构的基本结构FPGA：采用采

19、用CMOS工艺，结构为工艺，结构为LCA（逻辑单（逻辑单 元阵列），可重复编程器件。属于大规模、元阵列），可重复编程器件。属于大规模、高密度高密度PLD。其集成度可达百万门以上。其集成度可达百万门以上。FPGA可编程互连资源可编程互连资源 IRIR输入输出模块输入输出模块I/OBI/OB可编程逻辑模块可编程逻辑模块CLBCLB第29页，共45页，编辑于2022年，星期三1.FPGA1.FPGA的基本结构框图的基本结构框图CLBIOBIOBIOBIOBIOBIOBIOBIOBIOBIOBIOBIOBCLBCLBCLBCLBCLB可编程输入输出块可组态逻辑块可编程互连资源PI第30页，共45页，编

20、辑于2022年，星期三可以设置为输入可以设置为输入/输出；输出；输入时可设置为：同步（经触发器）输入时可设置为：同步（经触发器）异步（不经触发器）异步（不经触发器）输入输出模块输入输出模块I/OBI/OB第31页，共45页，编辑于2022年，星期三可编程逻辑模块可编程逻辑模块CLBCLB本身包含了组合电路和触发器，可构成小的时序电路本身包含了组合电路和触发器，可构成小的时序电路将许多将许多CLB组合起来，可形成大系统组合起来，可形成大系统第32页，共45页，编辑于2022年，星期三组合逻辑电路的组合逻辑电路的3 3种不同的组态种不同的组态 这种通用的模块由这种通用的模块由N N沟道沟道MOSM

21、OS管和管和CMOSCMOS反相器组成，输出与反相器组成，输出与输入间的函数关系由编程控制信号决定。输入间的函数关系由编程控制信号决定。第33页，共45页，编辑于2022年，星期三将将编程控制信号编程控制信号与与函数对应关系函数对应关系列成函数表，在编程过程中通过列成函数表，在编程过程中通过查查表表即可找出所需的编程数据。即可找出所需的编程数据。图中图中NMOS管构成通用逻辑管构成通用逻辑模块。模块。A、B是两个输入变是两个输入变量，量，F为输出逻辑函数，为输出逻辑函数，C0、C1、C2、C3是编程控制信是编程控制信号，它们接号，它们接NMOS管的漏极。管的漏极。第34页，共45页，编辑于20

22、22年，星期三查找表（查找表（LUT）就是一个有）就是一个有N根，一般是根，一般是4根地址线的根地址线的16x1的的RAM存存储器。储器。（存储容量取决于输入数量，（存储容量取决于输入数量，N个输入的逻辑函数，需要个输入的逻辑函数，需要2N容量的容量的SRAM来实现。来实现。）工作原理：工作原理：当用户通过原理图或当用户通过原理图或HDL 语言描述了一个语言描述了一个4输入的逻辑电输入的逻辑电路后，路后，EDA软件就会按设计要求软件就会按设计要求自动计算自动计算逻辑电路的所有可能的结果，逻辑电路的所有可能的结果，并并把该结果事先写入这个把该结果事先写入这个RAM存储器存储器。这样，当输入变量作

23、为。这样，当输入变量作为RAM的地址信的地址信号输入时，预期的结果（输出逻辑函数）就作为号输入时，预期的结果（输出逻辑函数）就作为RAM的存储数据输出了。的存储数据输出了。（查找表存储组合逻辑值查找表存储组合逻辑值）第35页，共45页，编辑于2022年，星期三例：一个例：一个4 4输入与门组合逻辑函数输入与门组合逻辑函数第36页，共45页，编辑于2022年，星期三CLBCLB中的存储电路中的存储电路第37页，共45页，编辑于2022年，星期三可编程互连资源可编程互连资源 IRIR第38页，共45页，编辑于2022年，星期三uCPLD/FPGA是是80年代初期开始发展起来的一种数字电子器件开发与

24、设年代初期开始发展起来的一种数字电子器件开发与设计技术，是目前电子设计领域中计技术，是目前电子设计领域中最具活力和发展前途最具活力和发展前途的一项技术。的一项技术。uCPLD/FPGA内部具有大量组成数字电路的最小单元内部具有大量组成数字电路的最小单元门电路，门电路，而这些门电路而这些门电路并没有固定怎样连接并没有固定怎样连接，门电路的连接可，门电路的连接可通过编程通过编程的方法的方法加以加以设计设计，同时输入，同时输入/输出脚的连接可自己设置，故这种电路给我们带输出脚的连接可自己设置，故这种电路给我们带来了极大的方便。来了极大的方便。复杂可编程逻辑器件复杂可编程逻辑器件CPLD/FPGACP

25、LD/FPGA特点特点第39页，共45页，编辑于2022年，星期三uCPLDCPLD集成度相对小一点，多用于集成度相对小一点，多用于2 2万门万门规模规模以下以下的设计，的设计，适合实现较复适合实现较复杂的组合逻辑杂的组合逻辑，如编、译码设计。，如编、译码设计。uFPGAFPGA，集成度较高，内部触发器多，多用于，集成度较高，内部触发器多，多用于1 1万门以上万门以上的大规模系统设计，的大规模系统设计，适合做复杂的时序逻辑设计适合做复杂的时序逻辑设计，如数字信号处理和各种算法。，如数字信号处理和各种算法。目前目前FPGA的单片集成度已超过的单片集成度已超过1千万门，可以在这种高集成度的千万门，

26、可以在这种高集成度的FPGA芯片上设计芯片上设计CPU/DSP。FPGAFPGA与与CPLDCPLD的区别的区别第40页，共45页，编辑于2022年，星期三编程技术与数据易失性编程技术与数据易失性通常通常FPGAFPGA采用采用SRAMSRAM进行功能配置，可以重复编程，但系统掉进行功能配置，可以重复编程，但系统掉电后，电后，SRAMSRAM中的数据丢失。因此，需在中的数据丢失。因此，需在FPGAFPGA外加外加EPROMEPROM，将配置数据写入其中，系统每次上电自动将数据引入将配置数据写入其中，系统每次上电自动将数据引入SRAMSRAM中。中。而一般而一般CPLDCPLD器件采用器件采用E

27、EPROMEEPROM存储技术，可重复编程，且系存储技术，可重复编程，且系统掉电后，统掉电后，EEPROMEEPROM中的数据不会丢失，适于数据的保密。中的数据不会丢失，适于数据的保密。第41页，共45页，编辑于2022年，星期三ProviderProductDescriptionEDA ToolAlteraCPLD：MAX；FPGA：FLEX，APEX，Cyclone，Stratix One of the 3 biggest PLD providers in the world.Reprogrammable PLDMAX+PLUS（第（第三代），三代），Quartus（第四代）（第四代）Xi

28、linx赛灵思CPLD：CoolRunner，XC9500；FPGA：XC4000，Virtex，SpartanOne of the 3 biggest PLD providers in the world.The inventer of FPGA.Reprogrammable PLDFoundation（早期的早期的开开发发工具工具），），ISELattice莱迪思高密度高密度PLD：ispLSI，ispMACH；低密度低密度PLD：ispGAL/PAL，ispGDX，ispGDSOne of the 3 biggest PLD providers in the world.The inve

29、nter of ISP technology,GAL.ispDesignEXPERT，ispLEVER（2002年新推出）年新推出）ActeleX，MX，SX/SX-A The leader of OTP（One Time Programmable）FPGA.Widely used in military，aeronautics and space fields.Designer，Libro2.2主要的主要的PLDPLD厂商厂商第42页，共45页，编辑于2022年，星期三国外主要的国外主要的CPLD/FPGACPLD/FPGA开发系统开发系统Altera:MAX+PlusII、QuartusI

30、IXilinx:Foundation、ISE、AllianceLattice:Synario、ispDesignEXPERT、VantisAltec:Active CAD第43页，共45页，编辑于2022年，星期三8.8 PLD8.8 PLD的编程的编程用户在开用户在开发软件中发软件中输入设计输入设计及要求。及要求。检查、分析检查、分析和优化。完和优化。完成对电路的成对电路的划分、布局划分、布局和布线和布线编程的实现：由可编程器件的开发软件自动生成的。编程的实现：由可编程器件的开发软件自动生成的。生成生成编程编程数据数据文件文件写入写入CPLDCPLD第44页，共45页，编辑于2022年，星期

31、三计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与编程命令，通过五线编程电缆接口与CPLDCPLD连接。连接。将电缆接到计算机的并行口，通过将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数编程软件发出编程命令，将编程数据文件（据文件（*JED*JED）中的数据转换成串）中的数据转换成串行数据送入芯片。行数据送入芯片。编程条件编程条件（1 1）专用编程电缆；（）专用编程电缆；（2 2）微机；（）微机；（2 2）CPLDCPLD编程软件。编程软件。第45页，共45页，编辑于2022年，星期三