第六章 集成注入逻辑电路PPT讲稿.ppt

《第六章 集成注入逻辑电路PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第六章 集成注入逻辑电路PPT讲稿.ppt（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章 集成注入逻辑电路第1页，共46页，编辑于2022年，星期三w集成注入逻辑I2L又称并合晶体管逻辑MTL(Merged Transistor Logic)，它是一种新型的双极型逻辑电路。w自1972年诞生以来，发展很快，对双极型大规模集成电路的发展起了巨大的推动作用。它具有集成度高，功耗延迟时间乘积，低制造工艺比较简单，可与模拟集成电路和其它数字电路共作于同一芯片等优点。w它的出现，标志着双极型集成电路在集成度和功耗方面的一次巨大突破，为双极型大规模集成电路的发展开辟了新的途径，越来越受到人们的重视。第2页，共46页，编辑于2022年，星期三w优点：具有集成密度高，功耗低，延时功耗积小，

2、成本低，工艺与其他双极型集成电路兼容等优点。w用途：能使设计人员把数字电路和模拟电路故放在同一块芯片中，可用它来制造高性能、低成本的数字模拟结合的LSI和VLSI电路。w双极型大规模集成电路的研制过程中，遇到了很多困难。归纳起来，大致有三点：（1）单门电路的结构比较复杂，元件较多，虽然常采用一些简化门结构，但仍不够简单；（2）需要采用隔离技术。隔离在普通双极型电路中占芯片面积的4060，而它又是工艺复杂的主要原因；（3）需要电阻，这就难以降低功耗和缩小芯片面积。第3页，共46页，编辑于2022年，星期三w人们在研制双极型大规模集成电路的实践中，逐渐地认识到：（1）饱和型开关电路是以共发射极晶体

3、管作为基本开关元件的，如果用基片作为发射区就可以省略掉晶体管之间的隔离；（2）电路中的电阻是无源元件它既消耗功率，又占用较大的面积如用有源元件代替，既可降低功耗又可增加集成度；（3）集成电路中的晶体管存在着寄生晶体管效应，般应尽量减小乃至消除它，但是，如果能在电路设计上有效地利用寄生晶体管作为电路中的元件，既可增加集成度，又可简化工艺。w人们正是沿着这些思路，选择了结构最简单的直接耦合晶体管逻辑电路作为改进的对象，研制成功了I2L电路。第4页，共46页，编辑于2022年，星期三6.1 I2L电路的基本单元结构电路的基本单元结构一般I2L电路是一种单端输入多消输出的反相器。基本单元由一个横向PN

4、P管和一个倒置的多集电极NPN管组成，这两个管子有两对电极是共用的：PNP管的集电极和NPN管的基极共用，PNP管的基极和NPN管的发射极共用，二者互相耦合结合成一个统一的整体，所以I2L电路通常又称为并台晶体管逻辑(MTL）电路。第5页，共46页，编辑于2022年，星期三6.1.1 I2L电路的基本单元单元线路图第6页，共46页，编辑于2022年，星期三 基本结构单元第7页，共46页，编辑于2022年，星期三w(1)VP端称为多集电极倒相器的注入端，它连接的区相当于单元电路中PNP管的发射区，外接电源，由它向各倒相器提供电流。w(2)B端称为多集电极倒相器的输入端，它连接的区既是PNP管的集

5、电区，又是反向运用NPN管的基区。w(3)C1、C2、C3是多集电极倒相器的输出端，它连接的N区是反向运用NPN管的集电极。w(4)EN是多集电极倒相器的接地端，它连接衬底N，N既是PNP管的基区，又是反相工作NPN管的发射区。第8页，共46页，编辑于2022年，星期三这种电路结构具有以下一些特点：wNPN管是倒置的，即将普通集成电路中副晶体管集电区 作为发射区，而将发射区作为集电区。由于I2L电路中NPN管的发射区都是接地的，所以各单元电路间不需要 隔离，这就简化了工艺，缩小了芯片面积。w每个单元电路只有一对互补管子，而且这两个管子又有两对电极是共用的、所以电路形式简单，元件少，单元内部没有

6、互连线。w单元电路中没有电阻而是用横向PNP管代替普通集成电路中的高值电阻，本级的PNP恒流注入管既是本级反相器的电流源，又是前级的负载，使单元电路的面积缩小，功耗下降。因此，I2L单元电路平均占用芯片面积小，功耗低，而且各单元间互连容易。第9页，共46页，编辑于2022年，星期三w总结：集成注入逻辑的基本单元是由横向结构的PNP晶体管和纵向结构反向运用的多集电极NPN晶体管构成的。PNP管的集电区与NPN管的基区共用，PNP管的基区同NPN管的发射区共用，它们之间互相渗透，结合成一个统一的整体。因此，集成注入逻辑(I2L)电路通常又称为并合品体管逻辑(MTL)电路。第10页，共46页，编辑于

7、2022年，星期三6.2 I2L基本单元电路的工作原理基本单元电路的工作原理I2L基本电源电路具有两个状态：一个是载流子积累的状态，即导通态；一个是载流子耗尽的状态，即截止态。第11页，共46页，编辑于2022年，星期三第12页，共46页，编辑于2022年，星期三6.2.1当前级的输出为1态时的情况w前级的输出为1时QN2管截止，注入到B点的电流IP，全部流向QN2管的基极QN2管导通，VB VBE 0.7V(等于正常NPN管的集电结正向压降VBC)。w如果Ip足够大，就可使QN2处于深饱和，其各输出端的饱和压降近似为管QN2的本征饱和压降Vces Vces0所以，当I2L电路的输入为高电平

8、QN2管各集电极的输出为低电平且VOL Vces0（2060）m V第13页，共46页，编辑于2022年，星期三6.2.2当前级的输出为0态时的情况w前级的输出为0时QNl管饱和其饱和压降Vces.N1 0.05v其值随工作点的升高而略有减小。此时电源电压VP基本上都跨在横向PNP管Qp上，注入到B点的电流IP全部流入QNl管的集电极，而QN2管截止，其各集电极输出为1态，具体的输出高电平VOH与各自的负载情况有关。如果后级同样也是I2L电路，则VOH VBE 0.7v，这时，其逻辑摆幅 VL VOH-VOL 0.65v 第14页，共46页，编辑于2022年，星期三6.3 I2L 电路分析电路

9、分析6.3.1 I2L 电路中的器件分析 1、倒置NPN管的共发射极电流增益 高反向运用NPN管的电流增益 提高发射区(N型衬底或N外延层)与基区的杂质浓度比；提高发射区和基区中少数载流子的寿命；减小基区宽度；使集电结与发射结面积比接近1改善表面状态以减小表面复合速率。第15页，共46页，编辑于2022年，星期三2、基极串联电阻rB对反向运用NPN管电流增益、输出低电平VOL及传输时间tpd的影响w 对电流增益的影响w 对输出低电平VOL的影响w 对传输时间tpd的影响第16页，共46页，编辑于2022年，星期三第17页，共46页，编辑于2022年，星期三3、横向PNP管的共基极电流增益基区宽

10、度要小，即注入条到NPN管基区的间距要小；少数裁流子寿命尽量地长(所以需无金操作)；发射结底面积与侧面积之比尽可能地小，所以注入条应取窄长条形状；发射结两例杂质浓度比尽可能大。对于侧面，要求PB PC，对于底面，要求PcPB；改善表面状态，降低表面复合速率。第18页，共46页，编辑于2022年，星期三6.3.2 I2L 电路分析第19页，共46页，编辑于2022年，星期三w电路正常工作的条件w负载能力w电压传输特性和抗干扰能力wI2L电路的延时功耗积第20页，共46页，编辑于2022年，星期三第21页，共46页，编辑于2022年，星期三第22页，共46页，编辑于2022年，星期三6.4 I2L

11、电路的逻辑组合电路的逻辑组合一、I2L的基本单元 w两种基本功能：“正或非”和“正与非”wI2L电路的基本逻辑单元是单端输入、多集电极开路输出的反相器。由于I2L电路中各npn管的发射极都是接地的，每个单元也都有pnp管恒流源注入，而注入条又是公共的，所以其单元线路可简化。第23页，共46页，编辑于2022年，星期三由于它的各集电极输出端在逻辑上是相互独立的，又是OC输出，所以它的各输出端可直接“线与”。第24页，共46页，编辑于2022年，星期三在I2L电路中，不同的输入端之间的或非功能是最易实现的。非门和或非门是I2L电路的基本门。第25页，共46页，编辑于2022年，星期三二、I2L线与

12、非单元wI2L电路的与非门是通过不同门的输出端相互短接实现线与、再经一级反相器而得到的，有时称为线与非门。第26页，共46页，编辑于2022年，星期三第27页，共46页，编辑于2022年，星期三三、并合晶体管与非门三、并合晶体管与非门在I2L电路中，所有横向PNP晶体管的发射极都连起来接到电源上。这时横向PNP晶体管的发射区(即注入条)只是用来提供电流，同电路的输入、输出信号毫无关系。如果将PNP晶体管的发射极也作为信号的一个输入端，那么，它与另一个输入端就可实现“与非”逻辑功能，这种单元称为“并和晶体管与非门”。第28页，共46页，编辑于2022年，星期三第29页，共46页，编辑于2022年

13、，星期三6.5 I2L电路的工艺与版图设计电路的工艺与版图设计6.5.1 I2L电路的工艺设计1.I2L电路的工艺结构(1)全 I2L型电路的工艺结构第30页，共46页，编辑于2022年，星期三 全I2L型电路的工艺又可分为外延型和非外延型两类。w非外延工艺器件直接坐在单晶衬底上需要5次光刻，3次扩散。优点优点：衬底单晶片的缺陷较少，掺杂控制较准，少子寿命较长，有利于提高电流增益，且成本较低。w外延工艺在N衬底上外延一层电阻率约为0.1cm的N型外延材料，器件做在N型外延层上。优点优点：可以减少NPN管发射区的少子存储，可在NPN管种形成加速载流子渡越的杂质分布，从而减小平均传输时间tpd，又

14、适当解决NPN管和PNP管对N型衬底材料电阻的不同要求，有利于提高两者的电路增益。第31页，共46页，编辑于2022年，星期三第32页，共46页，编辑于2022年，星期三(2)混合I2L型电路的工艺结构 混合I2L型电路一个芯片上除了I2L电路以外，还有其他类型的电路。第33页，共46页，编辑于2022年，星期三w选用高阻P型硅作衬底进行N埋层扩散N型外延P隔离扩散深N墙扩散P型基区扩散浅N集电区扩散接触孔光刻和铝互连光刻。（共7次光刻，5次扩散热处理）w特点特点：电路设计上灵活性大，但各类电路在工艺条件的兼容上存在一定的难度。第34页，共46页，编辑于2022年，星期三2、工艺控制(1)采用

15、无金工艺(2)低温退火(3)磷吸收(4)基区硼扩散(5)集电区磷扩散(6)接触孔光刻的针孔控制(7)横向PNP管基区宽度及均匀性的控制第35页，共46页，编辑于2022年，星期三6.5.2 I2L电路的版图设计1、总体布局第36页，共46页，编辑于2022年，星期三2、注入条的设计为了保证注入电流的均匀，可采取以下的一些措施：整个注入条开出接触孔并且全部用铝条覆盖上，作成等位线；使用多注入条时，要确保备注入条对总电源等电位；不允许铝线跨越注入条，因为这样会增加注入条本身纳电阻，影响注入的均匀性；注入条的长度也要适当考虑，虽然采用长注入条对集成度是有利的，但它对制版和光刻的要求较高；而且此时铝线

16、的电阻己不可忽略，特别在较大的工作电流时更是这样。第37页，共46页，编辑于2022年，星期三3、NPN管基极条的设计(1)对集成度的影响(2)对驱动能力的影响(3)对电流范围的影响(4)对门延迟时间的影响(5)门间的互连线第38页，共46页，编辑于2022年，星期三第39页，共46页，编辑于2022年，星期三4、NPN管基极引线孔位置的选择第40页，共46页，编辑于2022年，星期三5、N隔离环的使用第41页，共46页，编辑于2022年，星期三减小各相邻基区条之间的寄生PNP管的影响使相邻基区条之间的间距缩小，从而提高了集成度改善地线的均匀性；提高反向运用的NPN管的电流增益但是N隔离环的使用，降低了击穿电压，并会由于引线孔光刻时的针孔，使成品牢下降。第42页，共46页，编辑于2022年，星期三6、地面的设计因此，在设计地线时应注意以下几点；接地点必须进行N磷扩散；接地点和各单元大致对称，使地线引出端对各单元的影响大致相同；尽量减小地线的电阻，可采用N环形地线或者地线从N衬底引出。第43页，共46页，编辑于2022年，星期三7、I2L电路版图举例第44页，共46页，编辑于2022年，星期三第45页，共46页，编辑于2022年，星期三第46页，共46页，编辑于2022年，星期三