ch7.输入输出系统.ppt

《ch7.输入输出系统.ppt》由会员分享，可在线阅读，更多相关《ch7.输入输出系统.ppt（62页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第七章第七章 输入输出系统输入输出系统27.1 系统总线系统总线一、总线概述一、总线概述1、定义：被多个部件、定义：被多个部件分时共享分时共享的一组信息传输线及相关逻辑。的一组信息传输线及相关逻辑。2、总线的组成：一组传输线、总线接口和总线控制器、总线的组成：一组传输线、总线接口和总线控制器传输线传输线信号传输的载体信号传输的载体总线接口总线接口三态门、缓冲寄存器等三态门、缓冲寄存器等总线控制器总线控制器维护总线传输协议、总线使用权仲裁等维护总线传输协议、总线使用权仲裁等3、总线的分类、总线的分类分类依据分类依据分类内容分类内容连接的部件连接的部件芯片内总线、系统总线、外总线芯片内总线、系统总

2、线、外总线信号传送方向信号传送方向单向总线、双向总线单向总线、双向总线数据传送格式数据传送格式并行总线、串行总线并行总线、串行总线时序控制方式时序控制方式同步总线、异步总线、准同步总线同步总线、异步总线、准同步总线3一、总线概述一、总线概述4、总线的标准化、总线的标准化简化硬部件设计。简化硬部件设计。选择基于的总线后重点进行功能设计选择基于的总线后重点进行功能设计方便系统扩充。方便系统扩充。按总线标准选购模块、组装系统按总线标准选购模块、组装系统总线标准的制定过程。总线标准的制定过程。厂家开发厂家开发 社会认同社会认同 IEEE标准化标准化 总线总线标准标准常用总线标准常用总线标准PC机常用总

3、线：机常用总线：PC总线总线 AT总线总线 EISA总线总线 PCI总总线线S-100总线总线 Multibus总线总线 VME总线总线串行总线：串行总线：RS232/422/485 网络总线：网络总线：Eether Net工业总线：工业总线：STD总线总线 GPIB总线总线 VXI总线总线 PXI总总线线4二、系统总线的结构与组成二、系统总线的结构与组成 1、系统总线的结构、系统总线的结构单总线结构单总线结构CPUMM接口接口I/OI/OSystem Bus特点特点：结构机控制简单，易于扩充。数据流量受到很大限制：结构机控制简单，易于扩充。数据流量受到很大限制51、系统总线的结构、系统总线的

4、结构 带存储总线的双总线结构带存储总线的双总线结构CPUMM接口接口I/OI/OSystem BusMemory Bus原因原因：CPU工作期间要不断的取指、取操作数、存储结果，工作期间要不断的取指、取操作数、存储结果，因此信息流量特别大，可以在两者之间专门增设存储总线。因此信息流量特别大，可以在两者之间专门增设存储总线。61、系统总线的结构、系统总线的结构带带DMA总线的三总线结构总线的三总线结构CPUMM接口接口I/OI/OI/O BusDMA接口Memory BusDMA Bus磁盘与主存之间存在频繁的数据交换，主存与辅存之间增设一组总线71、系统总线的结构、系统总线的结构带带IOP的的

5、双总线结构双总线结构CPUMM接口接口I/OI/OSystem BusIOPI/O Bus接口I/O输入输出处理机81、系统总线的结构、系统总线的结构带带CacheCache总线和桥接器的总线结构总线和桥接器的总线结构CPUMMCacheBridgeI/OI/OSystem BusExpansion BusCache BusI/O91、系统总线的结构、系统总线的结构带高速总线的系统总线结构带高速总线的系统总线结构CPUMMCacheBridge低速I/O低速I/OSystem BusExpansion BusCache Bus低速I/OHigh-Speed BusBridge高速I/O高速I/

6、O北桥南桥PCI总线102、系统总线的组成、系统总线的组成数据总线数据总线实现数据传送，双向，实现数据传送，双向，8 8位、位、1616位、位、3232位等位等地址总线地址总线用于地址信号传送，用于地址信号传送，1616位、位、2020位、位、2424位、位、2111111111 112111111111 113232位等，确定可访问存储空间大小，单向位等，确定可访问存储空间大小，单向控制总线控制总线传送各种控制传送各种控制/状态信号状态信号 差别最大差别最大读写控制信号读写控制信号应答信号应答信号地址有效信号地址有效信号总线请求与交换信号总线请求与交换信号其他控制信号其他控制信号电源线电源线

7、11早期的总线结构早期的总线结构CPU锁存器驱动门存储器模块输入设备接口输出设备接口地址线数据线控制线12当代总线的结构当代总线的结构CPU-cache 模块存储器模块I/O适配器 总线 控制器主板数据传送总线（地址、数据、控制线）仲裁总线中断和同步总线公用线13总线结构实例总线结构实例CPU-存储器总线，64位数据线和32 位地址线，可接4-128M的主存，主存扩充以内存条形式插入主板有关插座来实现PCI总线用与连接高速的I/O设备ISA总线与低速IO设备相连桥芯片起到了信号速度缓冲、电平转换和控制协议的转换作用北桥南桥14三、系统总线的操作时序和操作方式三、系统总线的操作时序和操作方式1、

8、总线操作时序、总线操作时序同步传送方式同步传送方式发送、接收按同一步调协调相互之间的时间关系，即双方遵循统一的时钟，采用同步方式的总线称为“同步总线”，特点是传输率较低，可靠性较差。T0T1T2T0ClockAddrReadDataStrobe151、总线操作时序、总线操作时序 准同步传送方式准同步传送方式在完全同步传送方式中加一点异步的手段，采用准同步方式中还要增加一条准备好信号线Ready。T0T1T2T0ClockAddrReadDataStrobeTwReady161、总线操作时序、总线操作时序 异步传送方式异步传送方式 发送和接收双方完全根据自身的工作速度和距离的远近来确定总线的传送

9、步调，在异步总线上没有强制遵守的时钟clock信号，取而代之的是两条应答信号线，主同步MSYN和异同步SSYN-效率高，可靠性高，控制复杂。AddrReadMsynSsynDataAcceptCRt0t1t2t3t4t5172、总线上的数据操作方式、总线上的数据操作方式读操作读操作写操作写操作读修改写操作读修改写操作写后读操作写后读操作批量读写操作批量读写操作18四、系统总线的争用与仲裁四、系统总线的争用与仲裁1、争用：、争用：当多个模块同时提出总线使用请求时，产生争用。2、仲裁：、仲裁：总线仲裁机构按事先确定的原则判定使用总线的先11111 111后次序。仲裁可分为：v集中式仲裁集中式仲裁仲

10、裁逻辑集中在一起（CPU）1）串行链方式 2)计数查询方式 3)独立请求方式v分布式仲裁分布式仲裁仲裁逻辑分散于总线各个部件192、总线的集中式仲裁、总线的集中式仲裁1）串行链裁决方式）串行链裁决方式总线仲裁逻辑部件0部件1部件nBABRBB总线忙总线请求总线可用202、总线的集中式仲裁、总线的集中式仲裁2）计数查询方式）计数查询方式总线仲裁逻辑部件0部件1部件nBABRBB总线忙总线请求总线可用计数值212、总线的集中式仲裁、总线的集中式仲裁3）独立裁决方式）独立裁决方式总线仲裁逻辑部件0部件n-1BA0BR0BBBRn-1BAn-1227.2 输入输出概论输入输出概论一、外设的分类一、外设

11、的分类按与CPU数据传输方向：1）输入设备 键盘、鼠标、光笔、扫描仪2）输出设备 显示器、打印机、绘图仪3）复合输入输出设备 外存储设备 按在计算机系统中所起的作用：1）人-机交互设备2）外部存储设备3）机-机通信设备按外设的速度：1）低速设备2）中速设备3）高速设备23二、外设接口二、外设接口1、接口的定义、接口的定义相对独立子系统之间的连接部分，或称界面。接口分为软件接口和硬件接口。硬件接口两个硬件之间的连接协议和信号传递逻辑，是主是主 机和外设之间连接的桥梁机和外设之间连接的桥梁。CPU接口外设接口外设接口外设主机与外设的连接亦称为“硬件适配器”242、接口的基本组成、接口的基本组成主机

12、地址译码器数据寄存器命令状态寄存器控制电路I/O接口外设控制器I/O设备ABDBCB数据命令状态253、接口的功能、接口的功能数据缓冲功能数据缓冲功能接收主机命令并提供外设状态接收主机命令并提供外设状态控制功能控制功能寻址功能寻址功能提供主机和提供主机和I/O设备所需的驱动能力和工作电平设备所需的驱动能力和工作电平264、接口的分类、接口的分类按数据传送的格式按数据传送的格式 串行接口 并行接口按主机对按主机对I/O设备的控制方式设备的控制方式 程序查询接口 中断接口 DMA接口 I/O处理机按总线操作时序的控制方式按总线操作时序的控制方式 同步接口 异步接口按接口所连总线按接口所连总线 IS

13、A总线接口 EISA总线接口 PCI总线接口 STD总线接口按接口所连设备的类型按接口所连设备的类型 CRT接口 磁盘驱动器接口 网络接口27三、接口寻址三、接口寻址1.与存储器统一编址与存储器统一编址 将将I/OI/O接口中的有关寄存器看作存储单元与主存储单接口中的有关寄存器看作存储单元与主存储单 元元统一编址统一编址 特点特点：指令系统中不设专门的：指令系统中不设专门的I/OI/O指令，通过所有对内存的指令，通过所有对内存的操作指令来操作操作指令来操作I/OI/O接口接口 缺点缺点：减小了可以访问的内存空间：减小了可以访问的内存空间2.I/O端口单独编址端口单独编址 为为I/OI/O接口中

14、的每一个寄存器分配一个接口中的每一个寄存器分配一个I/OI/O地址，使用专门地址，使用专门的的I/OI/O指令去访问，并设置专门的信号线来区分当前是存储器指令去访问，并设置专门的信号线来区分当前是存储器访问还是访问还是I/OI/O访问访问28MMCPUABDBCB接口接口外设A外设B统一编址的单总线结构统一编址的单总线结构统一编址的单总线结构29MMCPUABDB接口接口外设A外设BMMRDMMWRIORDIOWR单独编址的单总线结构单独编址的单总线结构单独编址的单总线结构30以下四节的内容：外设与主机间交换数据的方式以下四节的内容：外设与主机间交换数据的方式 程序查询方式、中断方式、程序查询

15、方式、中断方式、DMA方式、方式、IOP方式方式 通过接口在主机与外设间传送数据可以解决的问题：通过接口在主机与外设间传送数据可以解决的问题：1）主机如何从众多的外设中找出要与之交换信息）主机如何从众多的外设中找出要与之交换信息 111111的外设；的外设；2）如何使主机与外设的工作速度相互协调；）如何使主机与外设的工作速度相互协调；3）主机如何了解外设的工作情况、如何向外设发）主机如何了解外设的工作情况、如何向外设发111111送控制命令等。送控制命令等。317.3 直接程序控制方式直接程序控制方式特点：特点：当外设启动后，外设的整个工作过程均在CPU的监控下，2222222也就是说CPU只

16、为外设服务。一、基本概念一、基本概念1.1.无条件传送方式无条件传送方式 随时可以进行输入输出，只用于简单外设。2.2.程序查询方式程序查询方式(有条件传送方式有条件传送方式)CPU需要根据外设的工作状态来决定何时进行数据传送。查询方式的程序流程主要包括三个基本步骤：32a.读取外设工作状态信息读取外设工作状态信息b.判断上次工作完成与否，若未完成，返回判断上次工作完成与否，若未完成，返回ac.若完成，则进行一次数据传送，并修改主存地址指针若完成，则进行一次数据传送，并修改主存地址指针 00和判断结束条件等操作和判断结束条件等操作接口I/O设备系统总线命令/状态寄存器数据寄存器控制电路地址译码

17、器DataReadWriteAddr2、程序查询方式、程序查询方式33（1 1）程序查询方式软件流程）程序查询方式软件流程）程序查询方式软件流程）程序查询方式软件流程 （2 2）多台外设轮流查询软件流）多台外设轮流查询软件流）多台外设轮流查询软件流）多台外设轮流查询软件流程程程程读取状态字工作完成读/写数据修改主存地址指针结束否？YYNN读取A状态字A完成否为A服务的子程序读取B状态字NYNYNYB完否成为B服务的子程序读取C状态字为C服务的子程序C完否成34程序查询方式接口的基本组成程序查询方式接口的基本组成o并行接口基本组成并行接口基本组成D7D0IORDA15A115C&E&F+5V&A

18、&BD7D0QDD7QDD0 CPQCPS0D+5VA0MSYNSSYN完成位数据缓冲寄存器输入设备控制器835程序查询方式接口的基本组成程序查询方式接口的基本组成o串行接口基本组成串行接口基本组成输入设备输出设备波特率发生器接收移位寄存器检测控制逻辑发送移位寄存器接收缓冲寄存器发送缓冲寄存器端口译码器RFTFSRRSDBABIORDIOWR36串行通信格式串行通信格式停止位1位奇偶校验位高位低位起始位停止位1位1个字符A.串行异步方式批量字符同步字符校验字符同步字符信息信息 信息 结束1帧开始B.串行同步方式377.4 程序中断方式程序中断方式一、基本概念一、基本概念1.概念概念v中断中断

19、CPU在执行在执行程序的过程当中，程序的过程当中，随机地随机地出现某些事件要求处理，出现某些事件要求处理，CPU暂停当前的程序，暂停当前的程序，转转去执行去执行该事件的处理程序，该事件的处理程序，处理完毕后又返回原来程处理完毕后又返回原来程序被中断的地方继续执行。序被中断的地方继续执行。程序切换程序切换 随机性随机性v例例 2.应用应用 CPU与外设并行工作与外设并行工作 故障处理故障处理 实时处理实时处理 系统调度系统调度多道程序切换多道程序切换(时间片时间片)虚拟存储的缺页中断虚拟存储的缺页中断 人机对话人机对话 多机通信多机通信383.分类分类(1)根据请求的来源分：根据请求的来源分：(

20、2)根据根据CPU是否要立即作出反应分：是否要立即作出反应分：不可屏蔽中断不可屏蔽中断 只要产生，只要产生，CPU必须响应；必须响应；可屏蔽中断可屏蔽中断 可控制响应或暂不响应。可控制响应或暂不响应。自愿中断自愿中断自愿中断自愿中断 指令中断指令中断指令中断指令中断强迫中断强迫中断强迫中断强迫中断硬件故障（电源掉电、硬件故障（电源掉电、硬件故障（电源掉电、硬件故障（电源掉电、校验出错等）校验出错等）校验出错等）校验出错等）内中断内中断内中断内中断(不可屏蔽中断不可屏蔽中断不可屏蔽中断不可屏蔽中断)软件出错（运算溢软件出错（运算溢软件出错（运算溢软件出错（运算溢出，除零出错等）出，除零出错等）出

21、，除零出错等）出，除零出错等）中断中断中断中断外中断（强迫中断）外中断（强迫中断）外中断（强迫中断）外中断（强迫中断）（可屏蔽中断）（可屏蔽中断）（可屏蔽中断）（可屏蔽中断）外设请求外设请求外设请求外设请求人的干预人的干预人的干预人的干预394.中断过程中断过程40二、中断请求与中断响应二、中断请求与中断响应v中断请求的表示中断请求的表示在接口中在接口中41二、中断请求与中断响应二、中断请求与中断响应v中断请求的屏蔽中断请求的屏蔽分散屏蔽分散屏蔽(图图7.18)屏蔽触发器在设备的屏蔽触发器在设备的I/O接口中接口中42二、中断请求与中断响应二、中断请求与中断响应v中断请求的屏蔽中断请求的屏蔽集

22、中屏蔽（参考图集中屏蔽（参考图7.23）43v中断响应中断响应中断响应中断响应CPU：允许中断触发器（参考图允许中断触发器（参考图7.23）44二、中断请求与中断响应二、中断请求与中断响应v响应中断的条件：响应中断的条件：a)CPU允许中断允许中断b)有中断请求有中断请求c)当前指令执行完当前指令执行完d)无无DMA请求请求（图（图（图（图7-177-17）45关中断与中断屏蔽的比较关中断与中断屏蔽的比较v关中断：关中断：对所有中断请求置之不理对所有中断请求置之不理在在CPU侧侧v中断屏蔽：中断屏蔽：有选择地阻止个别中断源的请求有选择地阻止个别中断源的请求在接口侧在接口侧46二、中断请求与中断

23、响应二、中断请求与中断响应v中断响应过程（中断隐指令）中断响应过程（中断隐指令）47三、中断源的识别和优先级三、中断源的识别和优先级v软件查询软件查询 查询接口的状态寄存器查询接口的状态寄存器 优点：可以灵活地改变优先级优点：可以灵活地改变优先级 缺点：识别速度慢缺点：识别速度慢v串行链式优先级排队串行链式优先级排队 类似串行链式总线仲裁类似串行链式总线仲裁v并行优先级排队并行优先级排队 类似并行总线仲裁类似并行总线仲裁48串行链式优先级排队串行链式优先级排队49并行优先级排队并行优先级排队50四、服务程序入口地址的获取方式四、服务程序入口地址的获取方式1.向量中断法向量中断法当当CPU响应中

24、断后，中断硬件机构响应中断后，中断硬件机构自动产生自动产生向量地向量地址，址，CPU从中断向量表读取中断服务程序入口地址，从中断向量表读取中断服务程序入口地址，实现程序切换。实现程序切换。中断向量表：将各中断源的中断向量表：将各中断源的中断服务程序的入口中断服务程序的入口地址及其程序状态字地址及其程序状态字集中存放在特定的存储区中集中存放在特定的存储区中2.软件转移软件转移CPU响应中断后，自动从固定地址单元开始执行程响应中断后，自动从固定地址单元开始执行程序，中断识别以后，转向中断源的服务程序序，中断识别以后，转向中断源的服务程序。51v图图7.2352五、中断处理五、中断处理1.保护现场与

25、恢复现场保护现场与恢复现场将中断服务子程序中用到的寄存器压入堆栈保存将中断服务子程序中用到的寄存器压入堆栈保存中断返回前，从堆栈恢复寄存器的内容中断返回前，从堆栈恢复寄存器的内容 2.中断嵌套中断嵌套执行中断处理程序时，允许再响应其他中断请求，执行中断处理程序时，允许再响应其他中断请求，就会出现多重中断或称中断嵌套。就会出现多重中断或称中断嵌套。中断嵌套的关键：中断处理程序中必须开中断。中断嵌套的关键：中断处理程序中必须开中断。应该使只有优先级比它高的中断请求才能被响应，应该使只有优先级比它高的中断请求才能被响应，即屏蔽优先级较低的中断请求。即屏蔽优先级较低的中断请求。54五、中断处理五、中断

26、处理3.中断屏蔽中断屏蔽 a)按硬件优先级设置中断屏蔽码按硬件优先级设置中断屏蔽码（1屏蔽）55五、中断处理五、中断处理b)改变中断处理优先级的中断屏蔽码改变中断处理优先级的中断屏蔽码（1屏蔽）中断处理一般流程（中断处理一般流程（P300图图7-17）577.5 直接存储器访问（直接存储器访问（DMA）方式方式vDMA方式基本概念方式基本概念直接（不通过CPU）由接口硬件控制系统总线与内存进行数据交换输入时由外设直接写入内存，输出时直接由内存送外设vDMADMA方式的应用方式的应用 磁盘、磁带、光盘等外存储设备接口 网络通信接口 用于动态存储器刷新 用于高速数据采集接口58DMA方式工作过程方

27、式工作过程设置中断向量消除屏蔽位开中断CPU内存首地址=接口主存地址寄存器磁盘数据地址=接口磁盘地址寄存器数据块长度=接口块长计数器读/写及启动命令=接口命令寄存器柱面符合？扇区符合？启动磁盘NN中断初始化DMA初始化CPU访问内存读盘DMA请求 数据寄存器满其它任何程序磁盘寻址DMA接口转下页转下页59DMA访问内存CPU访问内存中断应答 中断请求一批数据读写完毕磁盘中断处理程序IRET一条指令执行结束 中断向量当前内存周期结束 DMA应答DMA访问内存CPU访问内存DMA请求 数据寄存器满当前内存周期结束 DMA应答读盘接上页接上页60DMA方式的特点方式的特点vCPU对对DMA接口的控制

28、权仅限于接口的控制权仅限于DMA的开始和结束，的开始和结束，在整个在整个DMA传送期间，均由传送期间，均由DMA接口直接控制进行内接口直接控制进行内存读写存读写vCPU响应响应DMA请求只需暂停访问内存，让出总线使用请求只需暂停访问内存，让出总线使用权权vDMA方式主要靠硬件实现内存与外设之间的数据传送方式主要靠硬件实现内存与外设之间的数据传送vCPU响应响应DMA请求的时机是在当前内存存取周期结束请求的时机是在当前内存存取周期结束之后，而响应中断的时机是在当前指令周期结束之后之后，而响应中断的时机是在当前指令周期结束之后v在在DMA方式中存在方式中存在CPU与与DMA接口之间内存访问权接口之间内存访问权和总线控制权的频繁转换和总线控制权的频繁转换vDMA方式只能进行数据传送，功能单一方式只能进行数据传送，功能单一61DMA 的传送方式的传送方式v1。周期挪用方式。周期挪用方式v2。周期挪用方式。周期挪用方式CPU访存读盘（写盘）周期挪用CPU处理内部事务DMA访存CPU访存DMA访存可供CPU访问DMA访问可供CPU访问读盘（写盘）读盘（写盘）62v3。与与CPU交替访存方式交替访存方式CPU访存DMA访存1234