第16章存储器和可编程逻辑器件.ppt

《第16章存储器和可编程逻辑器件.ppt》由会员分享，可在线阅读，更多相关《第16章存储器和可编程逻辑器件.ppt（41页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第16章章 存储器和可编程逻辑器件存储器和可编程逻辑器件 16.1 只读存储器（只读存储器（ROM）16.2 随机存取存储器（随机存取存储器（RAM）16.3 可编程逻辑器件（可编程逻辑器件（PLD）16.1 只读存储器（ROM）1.固定ROM只读存储器所存储的内容一般是固定不变的，正常工作时只能读数，不能写入，并且在断电后不丢失其中存储的内容，故称为只读存储器。ROM组成：地址译码器存储矩阵输出电路图16-1 ROM结构方框图 地址译码器有n个输入端，有2n个输出信息，每个输出信息对应一个信息单元，而每个单元存放一个字，共有2n个字（W0、W1、W2n-1称为字线）。每个字有m位，每位对应

2、从D0、D1、Dm-1输出（称为位线）。存储器的容量是2nm(字线位线)。ROM中的存储体可以由二极管、三极管和MOS管来实现。图16-2 二极管ROM图16-3 字的读出方法 在对应的存储单元内存入的是1还是0，是由接入或不接入相应的二极管来决定的。存储存储矩阵矩阵为了便于表达和设计，通常将图为了便于表达和设计，通常将图16-216-2简化如图简化如图16-416-4所示。所示。图16-4 44 ROM阵列图 有存储有存储单元单元地址译地址译码器码器图16-2 二极管ROM16.2 随机存取存储器（RAM）随机存取存储器又叫随机读/写存储器，简称RAM，指的是可以从任意选定的单元读出数据，或

3、将数据写入任意选定的存储单元。优点：读写方便，使用灵活。缺点：掉电丢失信息。分类：SRAM（静态随机存取存储器）DRAM（动态随机存取存储器）1.RAM的结构和读写原理（1）RAM 的结构框图图8-1 RAM 的结构框图I/O端画双箭是因为数据即可由此端口读出，也可写入存储矩阵共有28（256）行24（16）列共212（4096）个信息单元（即字）每个信息单元有k位二进制数（1或0）存储器中存储单元的数量称为存储容量（字数位数k）。地址译码器行地址译码器：输入8位行地址码，输出256条行选择线（用x表示）列地址译码器：输入4位列地址码，输出16条列选择线（用Y表示）读写控制电路读写控制电路 当

4、R/W=0时，进行写入写入写入写入(Write)(Write)数据操作。当R/W=1时，进行读出读出(Read)(Read)数据操作。图16-6RAM存储矩阵的示意图2564（256个字，每个字4位）RAM存储矩阵的示意图。如果X0Y01，则选中第一个信息单元的4个存储单元，可以对这4个存储单元进行读出或写入。（2 2）RAMRAM 的读写原理的读写原理（以图（以图8 81 1为例）为例）当CS=时，RAM被选中工作。若A11A10A9A8A7A6A5A4A3A2A1A0=000000000000表示选中列地址为A11A10A9A8=0000、行地址为A7A6A5A4A3A2A1A0=0000

5、0000的存储单元。此时只有X0和Y0为有效，则选中第一个信息单元的k个存储单元，可以对这k个存储单元进行读出或写入。若若此此时时R/WR/W1 1，则则执执行行读读操操作作，将将所所选选存存储储单单元中的数据送到元中的数据送到I/OI/O端上。端上。若此时R/W=0时，进行写写入数据操作。当CS=1时，不能对RAM进行读写操作，所有端均为高阻态高阻态。（3）RAM的存储单元按工作原理分为：静态存储单元：利用基本RS触发器存储信息。保存的信息不易丢失。动态存储单元：利用动态存储单元：利用MOS的栅极电容来存储信息。由于电容的容量很小，以及漏电流的存在，为了保持信息，必须定时给电容充电，通常称为

6、刷新。2.2.静态读写存储器静态读写存储器（SRAMSRAM）集成电路集成电路62646264简介简介 采用CMOS工艺制成，存储容量为8K8位，典型存取时间为100ns、电源电压5V、工作电流40mA、维持电压为2V，维持电流为2A。8K=213，有13条地址线A0A12；每字有位，有条数据线I/O0I/O7；图16-7 6264引脚图 四条控制线表8-8-62646264的工作方式表 3.3.Intel2114AIntel2114A是是1 1 KK字字44位位SRAMSRAM，它是双列直插，它是双列直插1818脚封装器件，采用脚封装器件，采用5 5V V供电，与供电，与TTLTTL电平完全

7、兼容。电平完全兼容。4.4.Intel 2116Intel 2116是是16 K116 K1位动态存储器（位动态存储器（DRAMDRAM），），是典型的单管动态存储芯片。它是双列直插是典型的单管动态存储芯片。它是双列直插1616脚封脚封装器件，采用装器件，采用+12+12V V和和 5 5V V三组电源供电，其逻辑电三组电源供电，其逻辑电平与平与TTLTTL兼容。兼容。存储器的应用1.存储器容量的扩展存储器的容量：字数位数位扩展（即字长扩展）：将多片存储器经适当的连接，组成位数增多、字数不变的存储器。方法：用同一地址信号控制n个相同字数的RAM。例：将2561的RAM扩展为 2568的RAM。

8、将8块2561的RAM的所有地址线和CS（片选线）分别对应并接在一起，而每一片的位输出作为整个RAM输出的一位。2568RAM需2561RAM的芯片数为：图8-10 RAM位扩展 将将2562561 1的的RAMRAM扩展为扩展为2562568 8的的RAMRAM 字扩展将多片存储器经适当的连接，组成字数更多，而位数不变的存储器。例：由10248的 RAM扩展为40968的RAM。共需四片10248的RAM芯片。10248的 RAM有10根地址输入线A9A0。40968的RAM有12根地址输入线A11A0。选用2线-4线译码器，将输入接高位地址A11、A10，输出分别控制四片RAM的片选端。图

9、8-11 RAM字扩展 由10248的 RAM扩展为40968的RAM(3)字位扩展例：将10244的RAM扩展为20488 RAM。位扩展需2片芯片，字扩展需2片芯片，共需4片芯片。字扩展只增加一条地址输入线A10，可用一反相器便能实现对两片RAM片选端的控制。字扩展是对存储器输入端口的扩展，位扩展是对存储器输出端口的扩展。图8-12 RAM的字位扩展 将10244的RAM扩展为20488 RAM16.3 可编程逻辑器件(PLD)（1）定义：PLD是厂家作为一种通用型器件生产的半定制电路，用户可以利用软、硬件开发工具对器件进行设计和编程，使之实现所需要的逻辑功能。（2）PLD的基本结构框图其

10、中输入缓冲电路可产生输入变量的原变量和反变量，并提供足够的驱动能力。图16-8 几种常用逻辑符号表示方法（a）输入缓冲器（b）与门（c）或门（d）三种连接（3）几种常见的逻辑符号表示方法（4）常采用可编程元件(存储单元)的类型：一次性编程的熔丝或反熔丝元件；紫外线擦除、电可编程的EPROM(UVEPROM)存储单元，即UVCMOS工艺结构；电擦除、电可编程存储单元，一类是E2PROM即E2CMOS工艺结构，另一类是快闪(Flash)存储单元；基于静态存储器(SRAM)的编程元件。其中，类和类目前使用最广泛。16.3.1 普通可编程逻辑器件1.可编程阵列逻辑（PAL）（1）PAL的结构与阵列可编

11、程；或阵列固定输出电路固定图16-9 PAL的结构（2）PAL的输出结构专用输出结构。输出端只能输出信号，不能兼作输入。只能实现组合逻辑函数。目前常用的产品有PAL10H8、PAL10L8等。可编程I/O结构。输出端有一个三态缓冲器，三态门受一个乘积项的控制。当三态门禁止，输出呈高阻状态时，I/O引脚作输入用；当三态门被选通时，I/O引脚作输出用。寄存器输出结构。输出端有一个D触发器，在使能端的作用下，触发器的输出信号经三态门缓冲输出。能记忆原来的状态，从而实现时序逻辑功能。异或寄存器型输出结构。输出部分有两个或门，它们的输出经异或门后再经D触发器和三态缓冲器输出，这种结构便于对与或逻辑阵列输

12、出的函数求反，还可以实现对寄存器状态进行维持操作，适用于实现计数器及状态。（A 0=A，A 1=A）（3）PAL的优点：提高了功能密度，节省了空间。通常一片PAL可以代替412片片SSI或24片片MSI。同时，虽然PAL只有20多种型号，但可以代替90的通用器件，因而进行系统设计时，可以大大减少器件的种类。提高了设计的灵活性，且编程和使用都比较方便。有上电复位功能和加密功能，可以防止非法复制。20世纪80年代初，美国Lattice半导体公司研制。GAL的结构特点：输出端有一个组态可编程的输出逻辑宏单元OLMC，通过编程可以将GAL设置成不同的输出方式。这样，具有相同输入单元的GAL可以实现PA

13、L器件所有的输出电路工作模式，故而称之为通用可编程逻辑器件。GAL与PAL的区别：PAL是PROM熔丝工艺，为一次编程器件，而GAL是E2 PROM工艺，可重复编程；PAL的输出是固定的，而GAL用一个可编程的输出逻辑宏单元（OLMC）做为输出电路。GAL比PAL更灵活，功能更强，应用更方便，几乎能替代所有的PA器件。2 2通用可编程逻辑器件（通用可编程逻辑器件（GALGAL）GAL分为两大类：一类是普通型，它的与、或结构与PAL相似，如GAL16V8，GAL20V8等。另一类为新型，其与、或阵列均可编程，与PLA相似，主要有GAL39V8。例：普通型GAL16V8的基本特点。（1）GAL的基

14、本结构。8个输入缓冲器和8个输出反馈/输入缓冲器。8个输出逻辑宏单元OLMC和8个三态缓冲器，每个OLMC对应一个I/O引脚。GAL16V8的逻辑图GAL器件没有独立的或阵列结构，各个或门放在各自的输出逻辑宏单元（OLMC）中。由88个与门构成的与阵列，共形成64个乘积项，每个与门有32个输入项，由8个输入的原变量、反变量（16）和8个反馈信号的原变量、反变量（16）组成，故可编程与阵列共有3288=2048个可编程单元。系统时钟CK和三态输出选通信号OE的输入缓冲器。OLMC的逻辑图 （2）输出逻辑宏单元（OLMC）的结构或门：有8个输入端，和来自与阵列的8个乘积项（PT）相对应。异或门：用

15、于选择输出信号的极性。D触发器：使GAL适用于时序逻辑电路。4个多路开关（MUX）：在结构控制字段作用下设定输出逻辑宏单元的状态。图16-10 GAL的结构控制字 （3）GAL的结构控制字 XOR（n）：输出极性选择位。共有8位，分别控制8个OLMC的输出极性。异或门的输出D与它的输入信号B和XOR（n）之间的关系为：D B XOR当XOR0时，即D=B；当XOR1时，即D=B SYN（n）：时序逻辑电路/组合逻辑电路选择位。当SYN0时，D触发器处于工作状态，OLMC可为时序逻辑电路；当 SYN=1时，D触 发 器 处 于 非 工 作 状 态，OLMC只能是组合逻辑电路。注意：当SYN0时，可以通过其它控制字，使D触发器不被使用，这样便可以构成组合逻辑输出。但只要有一个OLMC需要构成时序逻辑电路时，就必须使SYN0。AC0、AC1（n）：与SYN相配合，用来控制输出逻辑宏单元的输出组态。本章要点本章要点1 1、理解存储器的工作原理及其应用。、理解存储器的工作原理及其应用。、理解存储器的工作原理及其应用。、理解存储器的工作原理及其应用。2 2、了解常用可编程逻辑器件的工作原理及其应用。、了解常用可编程逻辑器件的工作原理及其应用。、了解常用可编程逻辑器件的工作原理及其应用。、了解常用可编程逻辑器件的工作原理及其应用。