Intel80868088微处理器.ppt

《Intel80868088微处理器.ppt》由会员分享，可在线阅读，更多相关《Intel80868088微处理器.ppt（91页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、8086/80888086/8088的主要特性：的主要特性：Intel 8086/8088 Intel 8086/8088采用高速运算性能的采用高速运算性能的HMOSHMOS工艺制造，工艺制造，内含内含2900029000个晶体管，封装在标准的个晶体管，封装在标准的4040引脚双列直插式塑封引脚双列直插式塑封管壳内。采用两个管壳内。采用两个+5+5V V电源供电。电源供电。内部总线内部总线:1616位位数据总线数据总线：80868086：1616位位(称为称为1616位位CPU)外部外部数据总线：数据总线：8088 8088：8 8位位(称为准称为准1616位位CPU)地址总线地址总线：202

2、0位，可直接寻址位，可直接寻址1 1MBMB存储空间。存储空间。寻址方式寻址方式：7 7种基本的寻址方式种基本的寻址方式（细分为（细分为2424种）种）提供了灵活的操作数存取方法。提供了灵活的操作数存取方法。第第2 2章章 Intel8086/8088Intel8086/8088微处理器微处理器1指令系统指令系统：100100条基本指令。条基本指令。数据传送数据传送位位算数运算算数运算字节字节指令类型：逻辑运算指令类型：逻辑运算数据类型数据类型字字串处理指令串处理指令字节串字节串控制转移控制转移字串字串处理器控制处理器控制BCDBCD码码时钟频率时钟频率：80888088：4.7 4.7MHz

3、MHz；8086 8086：5MHz 5MHz；8086-2 8086-2：8MHz8MHz。中断功能中断功能：可处理内部软硬件和外部硬件中断，：可处理内部软硬件和外部硬件中断，可管理的中断源多达可管理的中断源多达256256个。个。工作模式工作模式：支持单处理器、多处理器两种模式。：支持单处理器、多处理器两种模式。22.18086/8088的编程结构的编程结构 所谓编程结构：从程序员和使用者的角度来看的所谓编程结构：从程序员和使用者的角度来看的CPUCPU结构。结构。这种结构与这种结构与CPUCPU内部的物理结构和实际布局有区别，内部的物理结构和实际布局有区别，80888088编程结构如下页

4、图所示，从编程结构图中可以看到，编程结构如下页图所示，从编程结构图中可以看到，80888088分为两个部分：分为两个部分：1、总线接口部件总线接口部件BIU（BusInterfaceUnit）2、执行部件执行部件EU（ExecutionUnit）38086的编程结构的编程结构执行部件（执行部件（EUEU）总线接口部件（总线接口部件（BIU）标志运算寄存器ALUDSSSES输入/输出控制电路IPCS内部暂存器20位地址加法16位指令队列缓冲器8位16位CHDHDISPBPSIBHAHDLCLALBL通用寄存器1 2 3 4 5 6外部总线执行部分控制电路42.1.1 2.1.1、总线接口单元、总

5、线接口单元BIU（BusInterfaceUnit）（1 1）功能：功能：负责与负责与 M、I/O I/O 端口传送数据。端口传送数据。具体讲：具体讲：v 总线接口部件要从内存总线接口部件要从内存取指令送到指令队列取指令送到指令队列；v CPUCPU执行指令时，要配合执行部件从指定的内存单元或者外设执行指令时，要配合执行部件从指定的内存单元或者外设端口中端口中取数据取数据，将，将数据传送给执行部件数据传送给执行部件；v 或把执行部件的操作或把执行部件的操作结果传送给指定的结果传送给指定的M M或或I/OI/O口口。5（2 2）组成组成q6 6字节（字节（80868086）或）或4 4字节（字节

6、（80888088）的指令队列）的指令队列,q指令指针寄存器指令指针寄存器IP:IPIP:IP为一个为一个1616位的寄存器，位的寄存器，q2020位的地址加法器位的地址加法器(16(16d d 段地址段地址+偏移地址物理地址偏移地址物理地址),),q段寄存器：段寄存器：CSCS、DSDS、SSSS、ES,ES,q总线控制逻辑总线控制逻辑:处理器与外界总线联系的转接电路。包括三组总线：处理器与外界总线联系的转接电路。包括三组总线：20 20 位地址总线，位地址总线，8 8 位双向数据总线，一组控制总线。位双向数据总线，一组控制总线。6（3 3）三点说明三点说明 指令队列指令队列 8086 80

7、86 的指令队列为的指令队列为6 6个字节个字节,8088,8088 的指令队列为的指令队列为4 4个字节。个字节。不论是不论是80868086还是还是80888088都会在执行指令的同时从内存中取下一条都会在执行指令的同时从内存中取下一条或几条指令，取来的指令放在指令队列中，使或几条指令，取来的指令放在指令队列中，使 BIU BIU 具有预取具有预取指令的功能，指令的功能，是一种先进先出（是一种先进先出（FIFOFIFO）的数据结构的数据结构。指令执行顺序指令执行顺序 顺序指令执行顺序指令执行：指令队列存放紧接在执行指令后面的那一：指令队列存放紧接在执行指令后面的那一条指令。条指令。执行转移

8、指令执行转移指令：BIU BIU 清除指令队列中的内容，从新的地址清除指令队列中的内容，从新的地址取入指令，立即送往执行单元，然后再从新单元开始重新填满取入指令，立即送往执行单元，然后再从新单元开始重新填满队列。队列。7 内存单元的物理地址内存单元的物理地址PAPA的产生过程如图的产生过程如图2.22.2所示所示 图图2.220位物理地址的产生过程位物理地址的产生过程82.1.2 2.1.2、EU（ExecutionUnit）执行单元执行单元（1 1）、）、功能功能：负责指令的译码和执行。负责指令的译码和执行。（2 2）、）、组成：组成：q1616位的运算器位的运算器ALU ALU：包括数据的

9、算数：包括数据的算数/逻辑运算和偏移地址的运算逻辑运算和偏移地址的运算 ；q1616位的标志寄存器（位的标志寄存器（PSWPSW）：）：9 9个标志位，其中个标志位，其中6 6个条件标志位用于存放个条件标志位用于存放结果状态；结果状态；q暂存器：辅助暂存器：辅助ALUALU完成各种运算，暂存参与运算的数据；完成各种运算，暂存参与运算的数据；q通用寄存器组通用寄存器组 ：数据寄存器：数据寄存器 AXAX、BXBX、CXCX、DXDX，专用寄存器：专用寄存器：BPBP、SPSP、SISI、DIDI；qEUEU控制电路控制电路 ：接受从总线接口单元的指令队列中取来的指令代码，对：接受从总线接口单元的

10、指令队列中取来的指令代码，对其译码和向其译码和向 EU EU 内各有关部分发出时序命令信号，协调执行指令规定的内各有关部分发出时序命令信号，协调执行指令规定的操作。操作。9由此可见，由此可见，8086/80888086/8088取指部分与执行部分是分开的。取指部分与执行部分是分开的。在一条指令的执行过程中可以取出下一条（或多条）指令，在一条指令的执行过程中可以取出下一条（或多条）指令，指令指令 在指令队列中排队；在指令队列中排队；在一条指令执行完成后在一条指令执行完成后,就可以立即执行下一条指令，减少就可以立即执行下一条指令，减少CPUCPU为取指令而等待的时间，提高为取指令而等待的时间，提高

11、CPUCPU的利用率和整个运行速度。的利用率和整个运行速度。8086/80888086/8088微处理器微处理器:BIUBIU和和EUEU分开，取指和执行可以重迭，分开，取指和执行可以重迭，大大减少了等待取大大减少了等待取指所需的时间，提高指所需的时间，提高CPUCPU的利用率。的利用率。重迭操作技术：重迭操作技术：一方面提高了整个执行速率，另一方面降低了一方面提高了整个执行速率，另一方面降低了与之相配的存储器的存取速度的要求。与之相配的存储器的存取速度的要求。10 对于对于80808080与与80858085及较早的及较早的8 8位微处理器位微处理器:程序执行由取指令和执行指令的循环来完成的

12、程序执行由取指令和执行指令的循环来完成的，每条指令执行完后每条指令执行完后CPUCPU必须等待到下条指令取出来后才必须等待到下条指令取出来后才能执行。能执行。112.1.3 2.1.3、寄存器寄存器（1 1）、）、功能功能：用来存放运算过程中所需要的操作数地址、操作数及中间结用来存放运算过程中所需要的操作数地址、操作数及中间结果果 。（2 2）、）、组成：组成：q通用寄存器通用寄存器 ：8 8个个1616位的通用寄存器，分为通用数据寄存器和通用地位的通用寄存器，分为通用数据寄存器和通用地址寄存器址寄存器；通用数据寄存器分别是通用数据寄存器分别是AXAX、BXBX、CXCX和和DXDX，它们通常

13、可以用来存放它们通常可以用来存放16 16 位的数据。这位的数据。这4 4个寄存器又可以分为个寄存器又可以分为8 8个个8 8位寄存器来使用，分别是位寄存器来使用，分别是AHAH、ALAL、BHBH、BLBL、CHCH、CLCL、DHDH和和DLDL，只能存放只能存放8 8位数据。位数据。通用地址寄存器分别是通用地址寄存器分别是BPBP、SPSP、SISI和和DIDI，也因为其特殊用途被分别也因为其特殊用途被分别称为基址指针、堆栈指针、源变址寄存器、目的变址寄存器。这组寄存称为基址指针、堆栈指针、源变址寄存器、目的变址寄存器。这组寄存器主要存放的内容是某一段内偏移量，通常用来形成操作数地址。器

14、主要存放的内容是某一段内偏移量，通常用来形成操作数地址。BPBP和和SPSP与与SSSS联用，为访问当前堆栈段提供方便。联用，为访问当前堆栈段提供方便。SISI和和DIDI通常与通常与DSDS联用，为联用，为访问当前数据段提供段内偏移量。访问当前数据段提供段内偏移量。表表2.12.1列出了列出了8086/80888086/8088通用寄存器的特殊用途。通用寄存器的特殊用途。12寄存器名 特 殊 用 途 隐含性质 AX，AL 在I/O指令中作数据寄存器在乘法指令中被乘数或乘积，在除法指令中存放被除数或商 不能隐含隐含 AH 在LAHF指令中，作目的操作数寄存器 隐含 AL 在XLAT指令作累加器

15、 隐含 BX 在间接寻址中作基址寄存器在XLAT指令作基址寄存器 不能隐含隐含 CX 在循环指令和串操作指令中作计数器 隐含 CL 在移位指令中作移位次数寄存器 不能隐含 DX 在字乘法/除法指令中存放乘积高位/被除数高位或余数在I/O指令中作间接寻址寄存器 隐含不能隐含 SI 在间接寻址中作变址寄存器在串操作指令中作为源变址寄存器 不能隐含隐含 DI 在间接寻址中作变址寄存器在串操作指令中作为目的变址寄存器 不能隐含隐含 BP 在间接寻址中作基址指针 不能隐含 SP 在堆栈操作中作堆栈指针 隐含 表表2.1寄存器的特殊用途寄存器的特殊用途13q段寄存器段寄存器 ：CSCS：代码段寄存器，用于

16、存放正在或正待处理的一般代码段的起始代码段寄存器，用于存放正在或正待处理的一般代码段的起始地址的高地址的高1616位，即一般代码段的段基址。位，即一般代码段的段基址。DSDS：数数据据段段寄寄存存器器，用用于于存存放放正正在在或或正正待待处处理理的的一一般般数数据据段段的的起起始地址的高始地址的高1616位，即一般数据段的段基址。位，即一般数据段的段基址。ESES：附附加加数数据据段段寄寄存存器器，用用于于存存放放正正在在或或正正待待处处理理的的附附加加数数据据段段的起始地址的高的起始地址的高1616位，即附加数据段的段基址。位，即附加数据段的段基址。SSSS：堆栈数据段寄存器，用于存放正在或

17、正待处理的堆栈数据段的堆栈数据段寄存器，用于存放正在或正待处理的堆栈数据段的起始地址的高起始地址的高1616位，即堆栈数据段的段基址。位，即堆栈数据段的段基址。q指令指针指令指针IP IP：IPIP指令指针，它的内容始终是下一条待执行指令的起始偏移地址，指令指针，它的内容始终是下一条待执行指令的起始偏移地址，与与CSCS一起形成下一条待执行指令的起始物理地址。一起形成下一条待执行指令的起始物理地址。“CSCS：IP”IP”的作用是的作用是控制程序的执行流程。控制程序的执行流程。IPIP一般会自动加一般会自动加1 1（逻辑加（逻辑加1 1、实际随指令长度变、实际随指令长度变化）移向下一条指令实现

18、顺序执行；若通过指令修改化）移向下一条指令实现顺序执行；若通过指令修改CSCS或或IPIP的值，则可的值，则可实现程序的转移执行。实现程序的转移执行。14q程序状态字程序状态字PSW PSW；1616位位程程序序状状态态字字PSWPSW，它它有有3 3个个控控制制标标志志（IFIF、DFDF、TFTF）和和6 6个个状状态态标标志志（SFSF、PFPF、ZFZF、OFOF、CFCF、AFAF）。控控制制标标志志是是用用于于控控制制CPUCPU某某方方面面操操作作的的标标志志，状状态态标标志志是是部部分分指指令令执执行行结结果果的的标标志志。PSWPSW寄寄存存器器的的具具体体格式如图格式如图2

19、.32.3所示：所示：IFIF：中中断断允允许许标标志志，用用于于控控制制CPUCPU能能否否响响应应可可屏屏蔽蔽中中断断请请求求，IF=1IF=1能够响应，能够响应，IF=0IF=0不能响应。不能响应。DFDF：方方向向标标志志，用用于于指指示示串串操操作作时时变变址址寄寄存存器器是是增增量量变变化化还还是是减减量变化，量变化，DF=1DF=1向地址减小的方向变化，向地址减小的方向变化，DF=0DF=0向地址增加的方向变化。向地址增加的方向变化。TFTF：单单步步中中断断标标志志，TF=1TF=1程程序序执执行行当当前前指指令令后后暂暂停停，TF=0TF=0程程序序执执行当前指令后不暂停。行

20、当前指令后不暂停。SFSF：符号标志，指令执行结果的最高二进制位是符号标志，指令执行结果的最高二进制位是0 0还是还是1 1，为，为0 0，则，则SF=0SF=0。代表正数；为代表正数；为1 1，则，则SF=1SF=1，代表负数。代表负数。15PFPF：奇偶校验标志，用来表示指令执行结果的低奇偶校验标志，用来表示指令执行结果的低8 8位中位中1 1的个数是奇的个数是奇数还是偶数，若为奇数个数还是偶数，若为奇数个“1”“1”则则PF=0PF=0，若为偶数个若为偶数个“1”“1”则则PF=1PF=1。ZFZF：零零标标志志，用用来来表表示示指指令令执执行行结结果果是是否否为为0 0，若若为为0 0

21、则则ZF=1ZF=1，否否则则ZF=0ZF=0。OFOF：有有符符号号数数的的溢溢出出标标志志，用用来来表表示示指指令令执执行行结结果果是是否否超超出出有有符符号号数数的的表表示示范范围围，若若超超出出则则OF=1OF=1，否否则则OF=0OF=0。我我们们可可以以通通过过是是否否出出现现以以下下四四种种情情况况之之一一来来判判断断溢溢出出：正正加加正正得得负负，正正减减负负得得负负，负负加加负负得得正正，负减正得正。若出现以上情况则负减正得正。若出现以上情况则OF=1OF=1，否则否则OF=0OF=0。CFCF：进进位位/借借位位标标志志（无无符符号号数数的的溢溢出出标标志志），用用来来表表

22、示示指指令令执执行行结结果果的的最最高高位位是是否否有有向向更更高高位位进进位位或或借借位位，若若有有则则CF=1CF=1，同同时时也也代代表表无符号数溢出；若无则无符号数溢出；若无则CF=0CF=0，也代表无符号数无溢出。也代表无符号数无溢出。AFAF：辅辅助助进进位位/借借位位标标志志，低低4 4位位二二进进制制是是否否有有向向高高位位进进位位或或借借位位，若有则若有则AF=1AF=1，否则否则AF=0AF=0，其主要用于其主要用于BCDBCD修正运算。修正运算。在在调调试试程程序序DEBUGDEBUG中中，提提供供了了测测试试标标志志位位的的方方法法，它它用用符符号号来来表表示示标标识识

23、位位的的值值。表表2.22.2说说明明了了各各标标志志位位在在DEBUGDEBUG中中的的符符号号表表示示。（TFTF在在DEBUGDEBUG中不提供符号）中不提供符号）16表表2.2PSW中标志位的符号表示中标志位的符号表示172.2.18086/8088的工作模式的工作模式 2.22.2 8086/80888086/8088的工作模式和引脚功能的工作模式和引脚功能最小模式：最小模式：单处理器模式单处理器模式是指系统中只有是指系统中只有8086或或8088一个微处理器，所有总线控制一个微处理器，所有总线控制信号均由信号均由CPU直接产生，因此，系统的总线控制逻辑被减到最直接产生，因此，系统的

24、总线控制逻辑被减到最少。最小模式用在规模较小的少。最小模式用在规模较小的8086/8088系统中。系统中。最大模式：最大模式：多处理器模式多处理器模式是指系统中包含两个或多个微处理器，其中主处理器是是指系统中包含两个或多个微处理器，其中主处理器是8086或者或者8088，其余处理器称为协处理器，系统的总线控制信，其余处理器称为协处理器，系统的总线控制信号主要由总线控制器产生，系统的总线控制逻辑相对复杂一些，号主要由总线控制器产生，系统的总线控制逻辑相对复杂一些，最大模式用于中、大型的最大模式用于中、大型的8086/8088系统。系统。188086GNDAD14AD13AD12AD11AD10A

25、D9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND8086引脚图引脚图VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND8088引脚图引脚图VCCA15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXR

26、DHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能引脚图如下，其中带括号的引脚功能为最大模式下的功能。引脚图如下，其中带括号的引脚功能为最大模式下的功能。198086引脚可分为引脚可分为5类：类：1、地址线（、地址线（20位）位）：AD0AD15，A16A19。其其中中AD0AD15为地址为地址/数据复用引脚，故为双向、数据复用引脚，故为双向、三态；三态；A16A19为地址为地址/状态复用

27、引脚，输出、状态复用引脚，输出、三态。此外，三态。此外，AD0还作为低还作为低8位数据选通信号使位数据选通信号使用。用。据此得出：直接寻址能力据此得出：直接寻址能力=220=1MB2、数据线（、数据线（16位）位）：AD0AD15，与低与低16位地址位地址分时复用，双向、三态。分时复用，双向、三态。8088的的AD0AD8，与低与低8位地址分时复用位地址分时复用20QS1QS0含含义义00110101无操作无操作从指令队列的第一个字节取走代码从指令队列的第一个字节取走代码队列空队列空除第一字节外，还取走了后续字节的代码除第一字节外，还取走了后续字节的代码3、状态线：、状态线：vQS1、QS0：

28、指令队列状态信息（用于最大模式），输出。指令队列状态信息（用于最大模式），输出。这两个信号的不同组合指出了本总线周期的前一个时钟周期中指令队这两个信号的不同组合指出了本总线周期的前一个时钟周期中指令队列的状态，以便外部对列的状态，以便外部对CPU内部指令队列动作的跟踪。内部指令队列动作的跟踪。表表2.3QS1、QS0的代码组合及对应的含义的代码组合及对应的含义21无源状态无源状态111写内存写内存011读内存读内存101取指令取指令001暂停暂停110写写I/O端口端口010读读I/O端口端口100中断响应中断响应000总线操作类型总线操作类型S0S1S2表表2.4S2、S1、S0的代码组合及

29、对应的总线操作类型的代码组合及对应的总线操作类型vS2、S1、S0：总线周期状态信息（总线周期状态信息（用于最大模式）用于最大模式）,输出。输出。这三个信号的不同组合指出了本总线周期所进行的数据传输过程的类这三个信号的不同组合指出了本总线周期所进行的数据传输过程的类型。最大模式系统中的总线控制器就是利用这几个状态信号来产生对存储型。最大模式系统中的总线控制器就是利用这几个状态信号来产生对存储器和器和I/O端口的控制信号的。端口的控制信号的。22v S6S3：地址地址/状态复用引脚，输出。状态复用引脚，输出。其中，其中，S S6 6:表示当前表示当前80868086是否与总线相连，是否与总线相连

30、，S S6 6=“0”=“0”表示当前表示当前80868086连在总线上，由于在连在总线上，由于在80868086总线操作其间，它总是与总线相连的，故在总线操作其间，它总是与总线相连的，故在每个总线周期的每个总线周期的T T2 2、T T3 3、T Tw w和和T T4 4状态状态S S6 6“0”“0”。S S5 5=IF=IF标志。标志。S S4 4、S S3 3：它们的组合指出当前正在使用哪个段寄存器。它们的组合指出当前正在使用哪个段寄存器。S4S3含含义义00当前正在使用当前正在使用ES01当前正在使用当前正在使用SS10当前正在使用当前正在使用CS或未使用任何段寄存器或未使用任何段寄

31、存器11当前正在使用当前正在使用DS表表2.5S4、S3的代码组合及对应的含义的代码组合及对应的含义23vBHE/S7:BHE/S7:高高8 8位数据总线允许位数据总线允许/状态复用引脚，输出。状态复用引脚，输出。信号和信号和ADAD0 0组合起来指出当前数据总线上的数据将以何种格式出现，组合起来指出当前数据总线上的数据将以何种格式出现，这两个信号的代码组合及对应的数据格式见表这两个信号的代码组合及对应的数据格式见表2.62.6。AD15AD8AD7AD0从从奇奇地地址址开开始始读读/写写一一个个字字（共共占占用用两两个个总总线线周周期期，第第一一个个总总线线周周期期将将低低8位位数数据据送送

32、AD15AD8，第第二二个个总总线线周周期期将将高高8位数据送位数据送AD7AD0）1001AD15AD8从奇地址单元或端口读从奇地址单元或端口读/写一个字节写一个字节10AD7AD0从偶地址单元或端口读从偶地址单元或端口读/写一个字节写一个字节01AD15AD0从偶地址开始读从偶地址开始读/写一个字写一个字00所用数据线所用数据线数据格式数据格式AD0BHE表表2.6和和AD0的代码组合及对应的数据格式的代码组合及对应的数据格式24说明：说明：对对于于8088，该该引引脚脚为为：系系统统状状态态输输出出信信号号，用用 于于 8088的的 最最 小小 模模 式式（在在 最最 大大 模模 式式

33、中中SSOSSO“0”），它它与与8088的的另另外外两两个个信信号号共共同同决决定定当当前前总总线线周周期期的的操操作作类类型型，输输出出。具具体体规规定定见见表表2.7。表表2.7的代码组合及对应的含义的代码组合及对应的含义254、控制线：控制线：ALE：地址锁存信号，输出，用于最小模式。地址锁存信号，输出，用于最小模式。vRD：读控制信号，输出，三态，用于最小模式。读控制信号，输出，三态，用于最小模式。vWR：写控制信号，输出，三态，用于最小模式。写控制信号，输出，三态，用于最小模式。vDEN：数据允许信号，输出，三态，用于最小模式。数据允许信号，输出，三态，用于最小模式。vM/IO：存

34、存储储器器或或I/O操操作作选选择择信信号号，输输出出，三三态态，用用于于8086最最小小模模式式。当当M/IO=“1”时时表表明明该该总总线线周周期期是是对对存存储储器器进进行行读读/写写操操作作，反反之之，当当M/IO=“0”时时表表明明该该总总线线周周期期是是对对I/O端端口口进进行行读读/写操作。写操作。vDT/R DT/R 数据收数据收/发控制信号，输出，三态，用于最小模式。发控制信号，输出，三态，用于最小模式。当当DT/R=“0”DT/R=“0”时，时，CPUCPU从总线读入数据，反之，当从总线读入数据，反之，当DT/R=“1”DT/R=“1”时，时，CPUCPU向总线写出数据。向

35、总线写出数据。vINTAINTA：中断响应信号，输出，用于最小模式。中断响应信号，输出，用于最小模式。v RESETRESET：复位信号，输入。复位信号，输入。vREADYREADY：准备好信号，输入。准备好信号，输入。vNMINMI：非屏蔽中断请求信号，输入。非屏蔽中断请求信号，输入。26vINTR：可屏蔽中断请求信号，输入。可屏蔽中断请求信号，输入。vMN/MXMN/MX：工作模式选择信号，输入。工作模式选择信号，输入。若使若使8086工作在最小模式，则工作在最小模式，则MN/MXMN/MX应接应接“1”，否则，否则，MN/MXMN/MX接接“0”。vCLK：时钟信号，输入。时钟信号，输入

36、。vTEST：测试信号，输入，用于多处理器系统。：测试信号，输入，用于多处理器系统。该该信信号号与与WAIT指指令令配配合合使使用用，当当CPU执执行行WAIT指指令令时时，处处于于空空转转状态，并检测引脚，只要状态，并检测引脚，只要TESTTEST=“0”则立即结束等待，继续执行后续指令。则立即结束等待，继续执行后续指令。vHOLD：总线请求信号，输入，用于最小模式。总线请求信号，输入，用于最小模式。vHLDA HLDA：总线响应信号，输出，用于最小模式。总线响应信号，输出，用于最小模式。这这两两个个信信号号总总是是配配对对使使用用，当当其其它它总总线线主主设设备备要要占占用用总总线线时时，

37、通通过过HOLDHOLD向向80868086发发出出一一个个高高电电平平的的总总线线请请求求信信号号，若若这这时时总总线线未未被被封封锁锁，则则80868086通通过过HLDAHLDA线线输输出出一一个个高高电电平平表表示示响响应应，然然后后，把把总总线线控控制制权权交交予予该该设设备备。当当该该设设备备使使用用完完总总线线时时，将将HOLDHOLD线线变变为为低低电电平平，表表示示撤撤消消总总线线请请求求信信号，则号，则80868086也将也将HLDAHLDA线变为低电平，收回总线控制权。线变为低电平，收回总线控制权。275、供电线供电线 ：vV VCCCC：+5V+5V直流工作电压。直流工

38、作电压。vGNDGND：接地端。接地端。vRQ/GTRQ/GT1 1：总线请求总线请求/总线允许信号，双向，三态，用于最大模式。总线允许信号，双向，三态，用于最大模式。vRQ/GTRQ/GT0 0：总线请求总线请求/总线允许信号，双向，三态，用于最大模式。总线允许信号，双向，三态，用于最大模式。这这两两个个信信号号的的作作用用完完全全相相同同，其其中中每每一一个个信信号号都都相相当当于于最最小小模模式式下下的的HOLDHOLD和和HLDAHLDA一一对对信信号号的的作作用用，即即外外部部设设备备请请求求时时为为输输入入，CPUCPU响应时为输出。响应时为输出。vLOCKLOCK：总线锁定信号，

39、输出，三态，用于最大模式。总线锁定信号，输出，三态，用于最大模式。该信号由该信号由LOCKLOCK前缀指令产生，有效时其它设备不能占用总线前缀指令产生，有效时其它设备不能占用总线 。28说明：说明：8088与与8086除了内部指令队列长度不同外，在引脚上还有三点区别：除了内部指令队列长度不同外，在引脚上还有三点区别：1 1、外部数据总线的宽度不同。、外部数据总线的宽度不同。8086的的外外部部数数据据总总线线为为16位位（AD15AD0）；8088的的外外部部数数据据总总线线为为8位（位（AD7AD0）。）。2 2、第第28引脚不同。引脚不同。8086的的第第28引引脚脚为为M/IOM/IO，

40、即即该该引引脚脚信信号号为为高高电电平平，表表示示对对存存储储器器操操作作，为为低低电电平平则则是是对对I/O端端口口操操作作；8088的的第第28引引脚脚为为M/IOM/IO，即即该该引引脚脚信信号号为为高高电平，表示对电平，表示对I/O端口操作，为低电平则是对存储器操作。端口操作，为低电平则是对存储器操作。3、第第34引脚不同。引脚不同。8086的的第第34引引脚脚为为BHE/SBHE/S7 7，其其功功能能已已如如前前述述；8088的的第第34引引脚脚为为SSOSSO，在最小模式下的功能已如前述，在最大模式该引脚恒为在最小模式下的功能已如前述，在最大模式该引脚恒为“1”。292.2.38

41、086/8088的最小模式的最小模式 1 1、8086/80888086/8088最小模式的典型配置最小模式的典型配置 当当8086/80888086/8088的第的第3333引脚引脚MN/MX接高电平（或直接接接高电平（或直接接+5+5V V）时，时，系统工作于最小模式，即单处理器模式，它适用于较小规模的应系统工作于最小模式，即单处理器模式，它适用于较小规模的应用。以用。以80868086为例，其最小模式的典型系统结构如图为例，其最小模式的典型系统结构如图2.52.5所示所示见下见下页页。图图中中8284A为为时时钟钟发发生生器器，8282为为地地址址锁锁存存器器，8286为数据总线收为数据

42、总线收/发器。发器。30图图2.58086最小模式的典型系统结构最小模式的典型系统结构 31 该该CPU系系统统以以8086为为核核心心，外外部部晶晶体体振振荡荡器器产产生生的的振振荡荡信号经信号经8284分频后，作为主频信号分频后，作为主频信号CLK提供给提供给8086，同同时时，外外部部来来的的准准备备好好信信号号READY和和复复位位信信号号RESET也也经经8284A整理后送往整理后送往8086。8086的的20位位地地址址信信号号A19A16，AD15AD0，以以及及高高位位字字节节允允许许信信号号，在在地地址址锁锁存存信信号号ALE控控制制下下经经8282锁锁存存后后输输出出，即即

43、为为地址总线。地址总线。8086的的16位位数数据据线线AD15AD0在在8286的的控控制制下下可可以以进进行行双双向向数数据据传传送送，即即为为数数据据总总线线。传传送送方方向向由由数数据据收收/发发控控制制信信号号来来选选择择，是是否否允允许许传传送送由由数数据据允允许许信信号号控控制制。其其它它控控制制信信号号均均由由8086直直接接输输出出，即即为为控控制制总总线线。如如此此，就就形形成成了了以以8086为为核核心心的的三三总总线结构的线结构的CPU系统。系统。工作原理说明：工作原理说明：322 2、主要外围芯片的功能、主要外围芯片的功能 q时时钟钟发发生生器器及及其其与与CPU的的

44、连连接接：时时钟钟发发生生器器82848284A A的的引引脚脚功功能及其与能及其与8086/80888086/8088的连接如图的连接如图2.62.6所示。所示。图图2.68284A的引脚功能及其与的引脚功能及其与8086/8088的连接的连接33q地地址址锁锁存存器器及及其其与与CPUCPU的的连连接接：地地址址锁锁存存器器可可使使用用82828282、82838283或或7474LS244LS244、74LS27374LS273、74LS37374LS373等等，它它们们的的内内部部逻逻辑辑及及引引脚脚特特性性如如图图2.72.7所所示示。与与8086/80888086/8088的的连连

45、接接见见最最大大、最最小小模式模式CPUCPU系统结构图。系统结构图。图图2.78282、8283、74LS244的内部逻辑及引脚特性的内部逻辑及引脚特性34q数数据据总总线线收收/发发器器及及其其与与CPUCPU的的连连接接 ：数数据据总总线线收收/发发器器可可使使用用82868286、82878287（或或7474LS245LS245），它它们们的的内内部部逻逻辑辑及及引引脚脚特特性性如如图图2.82.8所所示示。与与8086/80888086/8088的的连连接接见见最最大大、最最小小模模式式CPUCPU系系统结构图。统结构图。图图2.88286、8287的内部逻辑及引脚特性的内部逻辑及

46、引脚特性352.2.4 8086/80882.2.4 8086/8088的最大模式的最大模式 1、8086/8088最大模式的典型配置最大模式的典型配置当当8086/8088的第的第33引脚引脚MN/MX接低电平（或直接接低电平（或直接接地）时，系统工作于最大模式，接地）时，系统工作于最大模式，即多处理器模式，它适即多处理器模式，它适用于中、大型规模的应用。以用于中、大型规模的应用。以8086为例，其最大模式的为例，其最大模式的典型系统结构典型系统结构见下页见下页。图中图中8288为总线控制器。为总线控制器。工作原理说明：工作原理说明：为了给系统的应用留有余地，有时即使暂时只用了一为了给系统的

47、应用留有余地，有时即使暂时只用了一个处理器也将其接成最大模式。个处理器也将其接成最大模式。最小模式和最大模式的主要区别在于控制信号的产生，最小模式和最大模式的主要区别在于控制信号的产生，由图由图2.5和图和图2.9可知，最小模式下的控制信号是由可知，最小模式下的控制信号是由CPUCPU直接直接产生的，而在最大模式，控制信号由总线控制器产生的，而在最大模式，控制信号由总线控制器82888288产生。产生。引脚上，第引脚上，第2424第第3131（80888088还有第还有第3434）引脚的功能在两种）引脚的功能在两种模式下是不同的。模式下是不同的。36图图2.98086最大模式的典型系统结构最大

48、模式的典型系统结构372、多处理器系统多处理器系统8086/8088的最大模式系统通常为多处理器系统，其的最大模式系统通常为多处理器系统，其中必有一个主处理器中必有一个主处理器8086或或8088，其余为协处理器。常，其余为协处理器。常用的用的8086/8088系列协处理器有数值协处理器系列协处理器有数值协处理器8087和输和输入入/输出协处理器输出协处理器8089，由它们组成的多处理器系统如图，由它们组成的多处理器系统如图2.10所示。所示。图图2.10典型多处理器系统结构典型多处理器系统结构383、总线控制器、协处理器及其与总线控制器、协处理器及其与8086/80888086/8088的连

49、接的连接 8288是是20引脚的引脚的DIP芯片，采用芯片，采用TTL工艺，其内部结构工艺，其内部结构及外部引脚见图及外部引脚见图2.11。图图2.11 8288 8288的内部结构与外部引脚的内部结构与外部引脚 398288的引脚信号分为三组：一组为输入状态和控制信的引脚信号分为三组：一组为输入状态和控制信号，二组为命令输出信号，三组为输出的总线控制信号。号，二组为命令输出信号，三组为输出的总线控制信号。现分别介绍如下。现分别介绍如下。S S2 2、S S1 1、S S0 0：总线周期状态，输入，来自总线周期状态，输入，来自CPU。CLK：时钟信号，输入，来自时钟信号，输入，来自8284A。

50、AEN：总线允许信号，输入，来自总线仲裁逻辑。：总线允许信号，输入，来自总线仲裁逻辑。CEN：控制信号允许，输入，来自总线仲裁逻辑。控制信号允许，输入，来自总线仲裁逻辑。IOB：总线方式控制端，输入，来自外部硬件。总线方式控制端，输入，来自外部硬件。ALE：地址锁存信号，输出，去锁存器。地址锁存信号，输出，去锁存器。MCE/PDEN:MCE/PDEN:总线主模块总线主模块/局部总线允许控制信号，输出，去系统其它部件。局部总线允许控制信号，输出，去系统其它部件。DEN：数据允许信号，输出，去数据总线收数据允许信号，输出，去数据总线收/发器。发器。DT/RDT/R：数据收数据收/发控制信号，输出，