MCS51单片机的输入输出通道接口与中断.ppt

《MCS51单片机的输入输出通道接口与中断.ppt》由会员分享，可在线阅读，更多相关《MCS51单片机的输入输出通道接口与中断.ppt（134页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第5章 MCS-51单片机的输入/输出与中断 http:/ 计算机在实际应用中，程序、数据或从现场计算机在实际应用中，程序、数据或从现场采集到的各种信号要通过输入设备送到计算机中采集到的各种信号要通过输入设备送到计算机中去处理。计算机处理后的结果或各种控制信号要去处理。计算机处理后的结果或各种控制信号要输出到输出装置或执行机构，以便显示、打印或输出到输出装置或执行机构，以便显示、打印或实现各种控制动作。常用的输入装置有键盘和各实现各种控制动作。常用的输入装置有键盘和各种现场采集装置；输出装置有打印机、显示器和种现场采集装置；输出装置有打印机、显示器和现场执行机构。现场执行机构。输入通道（前向通

2、道）：输入通道（前向通道）：被测对象与单片机联系的信号通道。包括传感器或敏感元件、通道结构、信号调节、A/D转换、电源的配置、抗干扰等。输出通道（后向通道）：输出通道（后向通道）：单片机与被控对象联系的信号通道。包括功率驱动、干扰的抑制、D/A转换等。输入输入/输出通道简介输出通道简介 计算机与外围设备间传送三种信息：数据计算机与外围设备间传送三种信息：数据信息、状态信息和控制信息。如计算机与打印机信息、状态信息和控制信息。如计算机与打印机接口时，首先计算机将待打印的字符代码（数据接口时，首先计算机将待打印的字符代码（数据信息）送入电路锁存，同时通过信息）送入电路锁存，同时通过I/OI/O电路

3、送出电路送出控制信息启动打印机接收字符代码并打印一行控制信息启动打印机接收字符代码并打印一行字符。打印完后，打印机要通过字符。打印完后，打印机要通过I/OI/O电路向计电路向计算机发出打印机算机发出打印机“空闲空闲”的状态信息，要求计的状态信息，要求计算机再次输出数据。算机再次输出数据。5定义定义 I/O接口是位于系统与外设之间、用来协助完成数据传送和控制任务的逻辑电路。即：把外设把外设连接到总线上的一组逻辑电路的总称。实现外设与主机连接到总线上的一组逻辑电路的总称。实现外设与主机之间的之间的信息交换。信息交换。PC机系统板的可编程接口芯片、I/O总线槽的电路板（适配器）都是接口电路 不同不同

4、I/O设备对应设备对应I/O接口不同。接口不同。I/O接口受接口受CPU控制，控制，I/O设备受设备受I/O接口控制。接口控制。为增加通用性，为增加通用性，I/O接口电路通常均具有可编程功能。接口电路通常均具有可编程功能。微机系统的应用与外设接口的设计、选用和连接。微机系统的应用与外设接口的设计、选用和连接。I/O设备种类设备种类:有电子式、机械式及其它各种形式。有电子式、机械式及其它各种形式。速度差异速度差异:有秒级、毫秒级、微秒级有秒级、毫秒级、微秒级信号类型信号类型:有数字量、模拟量、开关量。有数字量、模拟量、开关量。数据的格式有串行、并行等。数据的格式有串行、并行等。因此，外围设备一般

5、不能与计算机直接相连，必因此，外围设备一般不能与计算机直接相连，必须通过专门的中介电路须通过专门的中介电路接口，才能与接口，才能与CPU进行进行信息交换。信息交换。I/O接口要解决的问题速度匹配速度匹配(Buffer)信号电平和驱动能力信号电平和驱动能力(电平转换器、驱动器电平转换器、驱动器)信号形式匹配信号形式匹配(A/D、D/A)信息格式信息格式(字节流、块、数据包、帧字节流、块、数据包、帧)时序匹配时序匹配(定时关系定时关系)总线隔离总线隔离(三态门三态门)数据缓冲功能数据缓冲功能 缓解接口与缓解接口与CPU工作速度的差异工作速度的差异,通过接口中数据缓冲寄存器通过接口中数据缓冲寄存器和

6、锁存器实现和锁存器实现.联络功能联络功能 通过接口中状态寄存器通过接口中状态寄存器,了解外设的工作状态了解外设的工作状态.寻址功能寻址功能(I/O地址译码与设备选择)把选中的与总线相接，未选中的与总线隔离（高阻态）把选中的与总线相接，未选中的与总线隔离（高阻态）数据转换功能数据转换功能(信号电平与类型的转换)形式、格式、电平、功率、码制等转换形式、格式、电平、功率、码制等转换.中断管理功能中断管理功能 通过接口中设置的中断控制器，实现中断通过接口中设置的中断控制器，实现中断I/O方式下数据传送。方式下数据传送。I/O接口的功能I/O接口电路的分类按通用性分：专用接口、通用接口。专用接口：CRT

7、显示控制器、键盘、软盘、DMA控制器等。通用接口：ISA、PCI接口，串口、并口、USB接口等。按可编程分：可编程接口、不可编程接口可编程接口：在不改动硬件的情况下，用户只要修改初始化程序就可以改变接口工作方式。接口灵活性、可扩充性好。可编程接口电路要用可编程接口芯片设计。常用可编程接口有并口8255、8253，串口8250、8251，中断8259等。按与外设数据传送方式分：并行I/O接口、串行I/O接口。I/O接口接口:用于连接用于连接CPU与与I/O设备的所有接设备的所有接口统称为口统称为I/O接口。接口。某些通用集成电路芯片可以用作某些通用集成电路芯片可以用作I/O接口，接口，如如74L

8、S373、74LS165等。等。更大量的更大量的I/O接口芯片是专门为计算机设计接口芯片是专门为计算机设计的，如的，如ADC0809、MAX232、8279等。等。I/O接口电路应有以下功能：接口电路应有以下功能：1）数据缓冲：2）信号变换：3）电平转换：4）传送控制命令和状态信息：12I/OI/O接口的主要功能：同解决的问题接口的主要功能：同解决的问题速度匹配(Buffer)信号电平和驱动能力(电平转换器、驱动器)信号形式匹配(A/D、D/A)信息格式(字节流、块、数据包、帧)时序匹配(定时关系)总线隔离(三态门)14I/O接口与接口与I/O设备设备15简单的输入接口举例接口电路图如下：83

9、FCH83FFH译码器16锁存器：由D触发器构成通常一个器件包含8个D触发器常用芯片：(教材图5.5、图5.6)74LS27374LS374(具有三态输出的锁存器，内部结构见图5.8)应用例子：发光二极管接口简单的输出接口举例译译码码器器=1=1.+5VRD0D7CPQ0Q7.D0D7A0A15IOW#74LS273R输入输入/输出的编址方式输出的编址方式 1I/O接口与存储器统一编址接口与存储器统一编址2I/O接口单独编址接口单独编址 输入输入/输出的工作方式输出的工作方式1、无条件传送方式、无条件传送方式2、查询传送方式、查询传送方式3中断传送方式中断传送方式4.直接数据信道传送（直接数据

10、信道传送（DMA）方式）方式21无条件传送方式适用于外设总是处于准备好状态以下外设可采用无条件传送方式：开关发光器件(如发光二极管、7段数码管、灯泡等)继电器步进电机优点：软件及硬件接口简单缺点：仅适用于简单外设，适应范围较窄传送流程接口实例 图5-3 查询方式输入接口电路 P0.7 P0.0 8051 ALE地址锁存器三态缓冲器数据锁存器Q RD D C1A71D0 输 入 装 置8位数据VCC选通A3图54如何编程读取输入装置数据 MOV R0,#0FEH ;指向状态端口TEST:MOVX A,R0 ;读取状态信息 JNB ACC.0,TEST ;输入装置准备好吗？；D0=0继续等待 DE

11、C R0 ;数据准备好，指向数据端口MOVX A,R0;读入数据MCS-51系列单片机输入系列单片机输入/输出端口控制输出端口控制MCS-51系列单片机输入系列单片机输入/输出概述输出概述 MCS-51系列单片机有系列单片机有4个个8位双向并行输入位双向并行输入/输输出（出（I/O）端口：）端口：P0、P1、P2和和P3，共，共32位，位，P0口口为三态双向口，可驱动为三态双向口，可驱动8个个TTL电路，电路，P1、P2、P3口为准双向口（作为输入时，口线被拉成高电平）。口为准双向口（作为输入时，口线被拉成高电平）。此四个端口都可以做为单独的输入或输出使此四个端口都可以做为单独的输入或输出使用

12、，即每一支用，即每一支I/O脚位都可以做输入用，也可以做脚位都可以做输入用，也可以做为输出使用。当做为输出时，则每一只管脚可位编为输出使用。当做为输出时，则每一只管脚可位编程输出高电平程输出高电平“1”或低电平或低电平“0”驱动外部电路。驱动外部电路。实际应用中，实际应用中，P0口用于输出外部存储器口用于输出外部存储器的低的低8位地址，并分时复用作为与外部存储位地址，并分时复用作为与外部存储器连接的数据总线口；器连接的数据总线口；P2口用于输出高口用于输出高8位位地址；地址；P3口常用于特殊功能寄存器。只有口常用于特殊功能寄存器。只有P1口是留给用户使用的基本口是留给用户使用的基本I/O口，供

13、用户使口，供用户使用。用。MCS-51单片机输入输出（单片机输入输出（I/O）端口编程）端口编程 P1口既可以做输入端口又可以做输出端口。口既可以做输入端口又可以做输出端口。在我们所用的实验板中，在我们所用的实验板中，P1口通过反向驱动电路口通过反向驱动电路ULN2003控制数码管工作。控制数码管工作。试根据实验板试根据实验板I/O控制端口原理图，设计通过控制端口原理图，设计通过89S51单片机的单片机的P1口控制二极管发光（要求用软口控制二极管发光（要求用软件延时使其产生动态效果）。根据硬件原理，通件延时使其产生动态效果）。根据硬件原理，通过过P1口可控制发光二极管及蜂鸣器工作。口可控制发光

14、二极管及蜂鸣器工作。I/O口口控制原理图如图控制原理图如图5-5所示。所示。硬件电路分析：硬件电路分析：图中反向驱动放大器图中反向驱动放大器ULN2003接发光二极接发光二极管阴极，发光二极管阳极通过限流电阻接管阴极，发光二极管阳极通过限流电阻接+5V电电源（限流电阻的计算应以发光二极管亮度满足要源（限流电阻的计算应以发光二极管亮度满足要求即可。电流小，亮度不够；电流大，耗电、影求即可。电流小，亮度不够；电流大，耗电、影响二极管寿命，一般二极管电流为响二极管寿命，一般二极管电流为15mA左右）。左右）。J2为为3列列8行排针，排针的行排针，排针的1、4、7、10、13、16、19接接ULN20

15、03的输入，的输入，3、6、9、12、15、18、21、24为排针的中间引脚，为排针的中间引脚，2、5、8、11、14、17、20、23接接89S51的的P1口。口。要由编程控制发光二极管发光，要由编程控制发光二极管发光，ULN2003必须必须输出低电平，而输出低电平，而ULN2003的输入必须接的输入必须接89S51的的P1口，才能通过软件编程控制二极管发光，所以应借口，才能通过软件编程控制二极管发光，所以应借助短路环将助短路环将J2中的（中的（1、2）、（）、（4、5）、（）、（7、8）、）、（10、11）、（）、（19、20）短接。）短接。将将J15中的（中的（1、2）、（）、（4、5）

16、用短路环短接。）用短路环短接。硬件电路检测。线路接好后，用万用表电阻档检硬件电路检测。线路接好后，用万用表电阻档检测测89S51的的P10、P11、P12、P13、P14、P15、P16是是否与否与ULN2003的输入的输入1、2、3、4、5、6、7接通。若接通。若接通，硬件电路连接正常，若不通，应检查线路硬件接通，硬件电路连接正常，若不通，应检查线路硬件故障，直至接通为止（注意：不能测故障，直至接通为止（注意：不能测P10、P11、P12、P13与与ULN2003的输出端）的输出端）软件编程分析：软件编程分析：1）通过置位指令或字节传送指令使）通过置位指令或字节传送指令使P10P16输出输出

17、为为“1”时，通过时，通过ULN2003输出为输出为“0”，则，则LED亮、亮、蜂鸣器叫；当蜂鸣器叫；当P1口输出为口输出为“0”时，时，LED熄灭、蜂熄灭、蜂鸣器停。鸣器停。2）要让二极管发光，必使）要让二极管发光，必使P1端口为高电平端口为高电平 SETB P1.0 SETB P1.1 SETB P1.2 SETB P1.3 SETB P1.4SETB P1.5SETB P1.6或 MOV P1,#7FH软件延时子程序软件延时子程序:入口参数入口参数R7、R6，出口：参数出口：参数 无无DELAY:MOV R7,#0FH;2usDELA0:MOV R6,#20H;2usDELA1:NOP;

18、1usDJNZ R6,DELA1;2usDJNZ R7,DELA0;2usRET;2us软件延时子程序的执行时间计算：晶振选软件延时子程序的执行时间计算：晶振选12MHZ 2+2+(1+2)*32+2*15+2=1504 us若需要其它的延时时间可在上述程序中再加循环层或减若需要其它的延时时间可在上述程序中再加循环层或减少循环层。少循环层。37接口电路的内部结构1 1、接口硬件接口硬件数据线数据线控制线控制线状态线状态线DBCBAB数据输入寄存器数据输入寄存器（or 三态门）三态门）数据输出寄存器数据输出寄存器（锁存器）（锁存器）状态寄存器状态寄存器（or 三态门）三态门）命令寄存器命令寄存器

19、译码译码电路电路控制控制逻辑逻辑接接外外设设接接主主机机38 接口功能接口功能CPU与外设主要有数据、状态和控制信息需要相互交换，从应用角度看内部：数据寄存器（端口地址）保存外设给CPU和CPU发往外设的数据 状态寄存器（端口地址）保存外设或接口电路的状态 控制寄存器（端口地址）保存CPU给外设或接口电路的命令(4)接口电路可含有多个端口地址39CPU侧引脚信号：侧引脚信号：外设侧引脚信号：外设侧引脚信号：数据信号：数据信号：接口缓冲寄存器与外设间的数据交换；接口缓冲寄存器与外设间的数据交换；状态信号：状态信号：外设工作状态送给接口的状态寄存器；外设工作状态送给接口的状态寄存器；控制信号：控制

20、信号：接口的内部控制逻辑控制外设工作的控制接口的内部控制逻辑控制外设工作的控制信号和同步信号。信号和同步信号。地址信号：地址信号：选择选择I/O接口中的不同寄存器；接口中的不同寄存器；数据信号：数据信号：命令或数据写入到相应寄存器，或者从相命令或数据写入到相应寄存器，或者从相关寄存器读取数据或状态；关寄存器读取数据或状态；控制信号：控制信号：控制命令的执行、时序、信号同步和片选；控制命令的执行、时序、信号同步和片选；状态信号：状态信号：接口的部分工作状态信号。接口的部分工作状态信号。内部控制逻辑：内部控制逻辑：根据控制寄存器、状态寄存器、总线控制信号及根据控制寄存器、状态寄存器、总线控制信号及

21、外设状态信号控制外设状态信号控制I/O接口的工作。接口的工作。40常见接口插槽常见接口插槽PS2鼠标鼠标PS2键盘键盘千兆网千兆网10/100M网卡网卡USB并行口并行口MIDI/游戏接口游戏接口显示器接口显示器接口13941394a麦克风麦克风/音箱音箱/线入接口线入接口串行口串行口412、接口软件（设备驱动程序）接口软件（设备驱动程序）初始化程序：初始化程序：设置接口工作方式及初始条件。设置接口工作方式及初始条件。传送方式处理程序：传送方式处理程序：CPU针对不同的针对不同的I/O设备采用不同设备采用不同的处理方式。如设置中断向量等。的处理方式。如设置中断向量等。主控程序：主控程序：完成接

22、口任务的程序。完成接口任务的程序。程序终止与退出程序：程序终止与退出程序：对接口电路硬件保护及操作系对接口电路硬件保护及操作系统中数据恢复。统中数据恢复。辅助程序：辅助程序：提供人提供人-机对话手段。机对话手段。423、接口电路芯片的分类、接口电路芯片的分类 接口电路通常采用中大规模、超大规模集成电路接口芯片：通用接口芯片支持通用的数据I/O和控制的接口芯片如：并行接口芯片、串行接口芯片等。面向外设的专用接口芯片针对某种外设设计接口如：显示接口电路、磁盘驱动接口电路等。面向微机系统的专用接口芯片与CPU和系统配套使用，以增强其总体功能如：8259A、8237、8253、8251、8255等。4

23、34、可编程接口、可编程接口许多接口电路具有多种功能和工作方式，可以通过编程的方式设定。接口电路需要与系统物理连接，及编写接口软件。接口软件：1、初始化程序段：设定芯片工作方式等2、数据交换程序段：管理、控制、驱动外设，负责外设和系统间信息交换。44I/O端口的编址接口电路占用的I/O端口的编址可分为两种方式I/O端口单独编址I/O地址空间独立于存储地址空间如INTER系列80X86I/O端口与存储器统一编址它们共享一个地址空间如MCS-51系列单片机45I/O端口单独编址优点：I/O端口的地址空间独立控制和地址译码电路相对简单专门的I/O指令使程序清晰易读缺点：I/O指令没有存储器指令丰富内

24、存内存空间空间I/O空间空间FFFFF0FFFF注：注：80 x86采用采用I/O端口独立编址端口独立编址：46I/O端口与存储器统一编址优点：不需要设计专门的I/O指令I/O数据存取与存储器数据存取同样缺点：I/O端口占用存储器地址空间程序易读性差（不易分清访内存、访问外设）内存内存部分部分I/O部分部分存储器空间存储器空间00000FFFFF47I/O地址的译码I/O地址的译码方法与存储器地址的译码方法地址的译码方法与存储器地址的译码方法一样，但有它的特点：一样，但有它的特点：部分译码时，通常是中间地址线不连接部分译码时，通常是中间地址线不连接部分译码也有最低地址线不连接的情况部分译码也有

25、最低地址线不连接的情况每个接口电路通常只占用几个每个接口电路通常只占用几个I/O地址，这时可以地址，这时可以利用基本逻辑门电路进行地址译码利用基本逻辑门电路进行地址译码除采用译码器、门电路进行译码外，除采用译码器、门电路进行译码外，I/O地址译码地址译码还经常采用可编程逻辑器件还经常采用可编程逻辑器件PLD为了给系统一定的选择余地，有些接口电路利用为了给系统一定的选择余地，有些接口电路利用比较器、开关或跨接器等进行多组比较器、开关或跨接器等进行多组I/O地址的译码地址的译码给几个给几个译码实例译码实例48逻辑门电路进行I/O地址译码A9A8A7A6A5A2A4A3AENA1A074LS033E

26、7H49I/O接口综合应用例子根据开关状态在7段数码管上显示数字或符号共阳极7段数码管结构见教材图5.10用74LS273作为输出接口，把数据送到7段数码管74LS273的地址假设为F0H用74LS244作为输入口，读入开关K0K3的状态74LS244的地址假设为F1H当开关的状态分别为00001111时，在7段数码管上对应显示0F(7段码表见下页)50 7段码段码.gfedcba形状形状符号符号7段码段码.gfedcba形状形状符号符号01110001F00000111701111001E01111101601011110D01101101500111001C0110011040111110

27、0B01001111301110111A01011011201100111900000110101111111800111111051O1 I1O2 I2O3 I3O4 I4#E1K0K3+5VGG2AG2BCBA1174LS244D0 Q0|Q1D7 Q2 Q3 Q4CP Q5 Q6 Q7 abcdefgDP74068个个反相器反相器74LS273Rx81174LS138D0D7IOW#IOR#Y0Y1F0H=0000 0000 1111 0000F1H=0000 0000 1111 0001&1A7A4A15A8A3A2A1A0D0D1D2D3译码电路译码电路52查询传送方式适用于外设并不

28、总是准备好，而且对传送速率、传送效率要求不高的场合。CPU在与外设交换数据前必须询问外设状态：“准备好没有？”对外设的要求：应提供设备状态信息对接口的要求：需要提供状态端口优点：软件比较简单缺点：CPU效率低，数据传送的实时性差，速度较慢流程图53查询方式的流程图超时超时?READY?READY?与外设进与外设进行数据交换行数据交换超时错超时错读入并测试外设状态读入并测试外设状态YNYN传送完传送完？防止死循环防止死循环复位计时器复位计时器NY注：多个外设时，查注：多个外设时，查询流程见教材图询流程见教材图5.155.15P K54DMA传送方式 无条件传送、查询传送、中断传送这几种方式都是通

29、过CPU执行程序实现的，占用了CPU资源，传送速度慢（实际上是软件传送方式，最大速度约为几十KB/秒）。为了实现高速外设与内存之间的数据交换，可采用直接存储器存取方式（DMA）。DMA传送方式通常用来高速传送大批量的数据块。如：传送方式通常用来高速传送大批量的数据块。如：硬盘和软盘硬盘和软盘I/O；多处理机和多程序数据块传送；多处理机和多程序数据块传送；在图像处理中，对在图像处理中，对CRT屏幕送数据；屏幕送数据；快速数据采集；快速数据采集；DRAM的刷新操作。的刷新操作。快速通信通道快速通信通道I/O；55 DMA传送:外设 内存外设直接与存储器进行数据交换外设直接与存储器进行数据交换，CP

30、U不再担不再担当数据传送的任务，而由当数据传送的任务，而由DMA控制器控制总线控制器控制总线（DMAC）进行数据传送。（）进行数据传送。（CPU要放弃总线要放弃总线控制权），内存控制权），内存/外设的地址和读写控制信号均外设的地址和读写控制信号均由由DMAC提供。提供。优点：数据传输由DMA硬件来控制，数据直接在内存和外设之间交换，可以达到很高的传输速率（可达几MB/秒）56几个基本概念总线控制权、mater、slaveDMAC编程周期：slaveDMAC控制总线进行数据传输周期：masterDMA的数据传输形式:基本的：MEMI/O扩充的：MEMMEM I/O I/O57DMAC控制控制数据

31、传送数据传送 外设发出DMA请求 DMAC向CPU申请总线 CPU完成当前总线周期后响应，并释放总线控制权 DMAC得到总线控制权，并发出DMA响应信号 由DMAC发出各种控制信号，控制外设与存储器之 间的数据传送 数据传送完后，DMAC撤销HOLD信号 CPU释放HLDA信号，并重新控制总线系统总线系统总线CPUDMAC存储器存储器外设接口外设接口AENIOWMEMWMEMRIORMEMWMEMRIOWIORAENHOLDHLDADRQDACKAENIOWIORMEMWMEMR58DMAC的工作过程的工作过程1）当外设准备好，可以进行当外设准备好，可以进行DMA传送时，外设向传送时，外设向D

32、MA控制器发出控制器发出“DMA传送请求传送请求”信号（信号（DRQ）；）；2）DMA控制器收到请求后，向控制器收到请求后，向CPU发出发出“总线请求总线请求”信号信号HOLD，表示希望占用总线；，表示希望占用总线；3）CPU在完成当前总线周期后会立即对在完成当前总线周期后会立即对HOLD信号进信号进行响应。响应包括两个动作：一是行响应。响应包括两个动作：一是CPU将数据总线、将数据总线、地址总线和相应的控制信号线均置为高阻态，由此放地址总线和相应的控制信号线均置为高阻态，由此放弃对总线的控制权。另一方面，弃对总线的控制权。另一方面，CPU向向DMA控制器控制器发出发出“总线响应总线响应”信号

33、（信号（HLDA）。）。4）DMA控制器收到控制器收到HLDA信号后，就开始控制总线，信号后，就开始控制总线，并向外设发出并向外设发出DMA响应信号响应信号DACK；595）DMA控制器送出地址信号和相应的控制信号，控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送；实现外设与内存或内存与内存之间的直接数据传送；例如，向例如，向I/O接口发出读信号，同时往地址总线上发接口发出读信号，同时往地址总线上发出存储器的地址和存储器写信号和出存储器的地址和存储器写信号和AEN信号，即可从信号，即可从外设向内存传送一个字节。外设向内存传送一个字节。6）DMA控制器自动修改地址

34、和字节计数器，并判控制器自动修改地址和字节计数器，并判断是否需要重复传送操作。当规定的数据传送完后，断是否需要重复传送操作。当规定的数据传送完后，DMA控制器就撤销发往控制器就撤销发往CPU的的HOLD信号。信号。CPU检检测到测到HOLD失效后，紧接着撤销失效后，紧接着撤销HLDA信号，并在下信号，并在下一时钟周期重新开始控制总线。一时钟周期重新开始控制总线。DMA通道通道 工作过程工作过程60 DMA的三种传送方式:连续传送（块传送）连续传送（块传送）DMAC申请到总线后，将一块数据传送完后才释申请到总线后，将一块数据传送完后才释放总线，而不管中间放总线，而不管中间DREQ是否有效。是否有

35、效。单次传送（每次传送一个字节）单次传送（每次传送一个字节）每个每个DMA周期只传送一个字节就立即释放总线。周期只传送一个字节就立即释放总线。按需传送（猝发传送）按需传送（猝发传送）只要只要I/O接口的数据缓冲可用，就进行传送。接口的数据缓冲可用，就进行传送。(注：注：I/O接口需要有一定大小的接口需要有一定大小的FIFO缓冲缓冲)61数据块传送数据块传送YN允许允许DMADMA请求？请求？DMAC请求总线请求总线CPU响应响应,DMAC获总线控制权获总线控制权DMA传送一个字节传送一个字节块结束？块结束？地址增量，计数器减量地址增量，计数器减量DMAC释放总线释放总线YN62每次传送一个字节

36、每次传送一个字节NYN允许允许DMADMAC请求总线请求总线CPU响应响应,DMAC获总线控制权获总线控制权DMA传送一个数据传送一个数据块结束？块结束？释放总线至少一个总线周期释放总线至少一个总线周期地址增量，计数器减量地址增量，计数器减量DMAC释放总线释放总线Y测试测试I/O的的DREQ DMA请求？请求？63按需传送按需传送NYCPU响应响应,DMAC获总线控制权获总线控制权DMA传送一个字节传送一个字节块结束？块结束？测试测试I/O的的DREQ 有效？有效？地址增量，计数器减量地址增量，计数器减量释放总线，请求中断释放总线，请求中断无效，释放总线无效，释放总线允许允许DMADMA请求

37、？请求？DMAC请求总线请求总线YNYN64可编程DMA控制器8237A8237A是Intel86系列微处理器的配套芯片，可用来接管CPU对总线的控制权，在存储器与高速外设之间建立直接进行数据块传送的高速通路。8237A必须与一个8位锁存器(8212或其他代用芯片)配套使用，才可形成完整的4通道DMA控制器。各通道可分别完成3种不同的操作：(1)DMA读读存储器送外设。(2)DMA写读外设写存储器。65(3)DMA校验：通道不传送数据，仅完成校验。任一通道进入DMA校验方式时，不产生对存储器和I/O设备的读/写控制信号，但是仍保持对系统总线的控制权，并且每一个DMA周期都将响应外部设备的DMA

38、请求，发出DACKi信号，外设可使用这一响应信号对所得到的数据进行某种校验操作，因此，DMA校验操作并不是由8237A本身完成的。8237A可处于两种不同的工作状态，在8237A未取得总线控制权以前，CPU处于主控状态，而8237A处于从属状态，一旦8237A取得总线控制权后，8237A便上升为主控状态，完全在8237A控制下完成存储器和外设之间的数据传送功能，CPU不再参与数据传送的操作。http:/ 8237A可编程DMA控制器由数据总线缓冲存储器、读写逻辑部件、工作方式寄存器、状态寄存器、优先选择逻辑及四个DMA通道组成，内部结构如图5.25所示。8237A芯片有40条引脚，采用双列直插

39、式封装，其引脚信号功能如图5.26所示。67图图5.25http:/ 作为8237A芯片的主体是4个结构完全相同的DMA通道。每个通道内包含两个16位寄存器，它们是地址寄存器和终点计数寄存器，前者用来存放进行DMA操作的存储器区域的首地址的偏移地址值；后者的低14位(D13D0)用来存放要求传送的字节数n-1，n为本次DMA操作所需要执行的DMA周期数，因此，一个数据块的最大容量为214=16KB。在任何DMA操作周期内，这2位不允许修改，但是可在各个数据块传送之间进行修改。这就是说，一旦被定义，任何一个通道的DMA写、DMA读或DMA校验操作就一直进行到整个数据块操作完成为止。http:/

40、每个通道各有一条DMA请求线和一条DMA认可线。DMA请求线DRQ0DRQ3，由请求传送数据的外部设备输入，高电平有效；DMA认可线DACK0DACK3，由8237A取得总线控制权后向发出请求的外部设备输出，低电平有效，它实际上是DRQi的回答信号。2.数据总线缓冲存储器数据总线缓冲存储器 这是一个双向三态8位缓冲存储器，是与系统数据总线的接口，当8237A处于从属状态时，CPU通过这个缓冲存储器对8237A进行读/写操作。当8237A处于主控状态时，在DMA周期内，8237A将所选通道的地址寄存器的高8位地址码(A15A8)经过这个缓冲存储器锁存到8212锁存器中，然后该缓冲存储器将处于浮空

41、状态。http:/ 当8237A处于从属状态时，用来接收由CPU输入的读/写控制信号和端口地址等信息；当8237A处于主控状态时，通过它发出读/写控制信号和地址信息。(1)I/OR读信号，双向三态，低电平有效。当8237A处于从属状态时，I/OR为输入线，是CPU向8237A发出的读命令，可读取8237A中某个通道内某个寄存器的内容。当8237A处于主控状态时，I/OR为输出线，是8237A向外部设备发出的读命令，可从外部设备中读取数据。(2)I/OW输入/输出写控制信号，双向、三态，低电平有效。http:/ 当8237A处于从属状态时，I/OW为输入线，是CPU向8237A发出的写命令，可向

42、8237A写入控制字或通道数据。当8237A处于主控状态时，I/OW为输出线，是8237A向外部设备发出的写命令，可向外部设备写入数据。(3)A3A0输入/输出地址线。当8237A处于从属状态时，这是由CPU向8237A输入的低4位地址码，用来寻址8237A中的某个端口。当8237A处于主控状态时，这是8237A向存储器输出的低4位地址码。http:/ 控制逻辑部件主要用来向CPU发出总线请求，得到CPU认可进入主控状态后，由它发出各种控制信号。(1)HRQ(hold request)保持请求信号，向CPU输出，高电平有效。当任一通道收到外部设备的DMA请求时，8237A立即向CPU发出HRQ

43、，表示要求使用总线。(2)HLDA(hold acknowledge)保持响应信号，由CPU输入，高电平有效。CPU收到HRQ信号，待当前总线周期执行完，向8237A回送HLDA信号，表示将总线控制权交给8237A，此后，8237A进入主控状态，可开始DMA操作。http:/ count)终点计数信号，输出，高电平有效。当所选通道的终点计数寄存器中的计数值为0时，TC输出有效，表示当前正在传送的是最后一个数据字节，可用来通知外设结束数据传送操作，使DRQi信号无效。(7)MARK(modulo 128 MARK)模128标记，输出，高电平有效。MARK有效可用来通知被选的外部设备，当前是上一次

44、输出MARK有效后的第128个DMA周期。http:/ MARK总是在距数据块结束每隔128周期产生。至于第一个MARK距数据块开始是多少周期，取决于数据块的长度。如果数据块总字节数能被128整除，那么MARK可用来供外部设备记录已传送的字节数。(8)ADSTB地址选通信号，输出，高电平有效。ADSTB有效，表示8237A输出的存储器地址的高8位(A15A8)从双向数据总线(D7D0)锁存到8212锁存器，用作8212STB的选通信号。(9)AEN地址允许信号，输出，高电平有效。AEN有效，表示在上述传送地址过程中，它用作8212的选择信号DS2，同时可用它去封锁CPU使用低8位数据总线和控制

45、总线。http:/ 工作方式寄存器是一个8位只可写寄存器，由CPU对8237A初始化时写入，用来定义8237A中各通道的工作方式。状态寄存器是一个8位只可读寄存器，用来描述当前各通道所处的状态。(1)工作方式寄存器：其各位的定义如图5.27所示。http:/ 低4位中任一位置“1”，表示相应通道被启动投入操作。RP(rotating priority)位是优先权旋转位。若RP=0，表示各通道的请求具有固定的优先权级别，通道0具有最高优先级(6级)，通道3具有最低优先级(3级)，其他通道的优先级类推。若RP=1，表示采用旋转优先权策略，总是使刚刚结束操作的通道具有最低优先级，把最高优先级赋给原来

46、比它低一级的中断。显然，采用旋转优先权方式，可防止优先级别高的通道长时间独占DMA传送数据，而使连接在各个通道上的外设对于DMA资源具有基本上相同的使用概率。http:/ EW(extened write)位是写扩展位。EW=1，表示将写存储器信号MEMW和写I/O设备信号I/OW提前有效，收到该写信号的存储器或外设应提前使READY信号有效，以免8237A在DMA周期内插入不必要的SW等待状态。TCS(TC stop)位是终点计数停止位。TCS=1，即终点计数TC有效时，该通道便结束DMA操作，如果要求该通道继续传送别的数据块，必须重新启动。TCS=0，即TC有效时，并不复位相应通道，表示该

47、通道传送的数据还未结束，可继续传送下一数据块，而不需要重新启动该通道，或者是由外部设备停止发出DMA请求来结束DMA操作。http:/ AL(auto load)位是自动装入位。当AL=1时，允许通道2连续传送多个重复数据块或者传送相互链接的多个不同数据块。这种情况下，需要使用两个通道。系统规定使用通道2和通道3来完成。如果是传送相互链接的数据块，初始化时应将第1个数据块的参数(存储器起始地址、终点计数值和DMA传送方式)置入通道2的有关寄存器中，而将第2个数据块的参数置入通道3中，并使通道2的TCS位置“0”，待通道2传送完第1个数据块时，并不结束通道2的操作，而是在修改周期内，将通道3中存

48、放的参数传送给通道2，于是通道2可继续传送第2个数据块。如果还有第3个数据块需要继续传送，则应将第3个数据块的参数置入通道3暂存。这样，通道2可连续传送多个不同的数据块。http:/ TC3TC0是各通道的终点计数位，用来标志相应通道当前是否达到终点计数状态。当某个通道进入数据块的最后一个DMA周期，即终点计数器的计数值为0时，相应的TCi状态位被置“1”，并且一直保持到该通道被复位或CPU读完状态寄存器为止。显然，TC3TC0中任何一位置“1”时，终止计数端TC将输出有效，待这最后一个DMA周期结束。是否要将相应通道复位，则取决于工作方式寄存器中终点计数停止位(TCS)是否置“1”。UP是修

49、改标志位，它是专为通道2连续传送多个数据块而设置的。UP=1，表示当前处于修改周期，即数据块的最后一个DMA周期，当自动装入位AL=1时，表示在修改周期内将通道3中暂存的参数http:/ 置入通道2中，于是通道2可以继续传送下一个数据块。在通道2传送下一数据块的第一个DMA周期内，又可将新的参数置入通道3中。修改标志只在修改周期内有效。http:/ DMA控制器的0通道为某台外设与存储器之间构成直接数据传送通道的系统配置结构如图5.31所示。92图图5.31http:/ 与外设并行工作，有请求时才去传输数据，从而大大提高了CPU的利用率。优点：CPU效率高，实时性好，速度快。缺点：程序编制较为

50、复杂。须保护断点、保护现场等。94 中断传送方式断点断点CPU：主程序：主程序中断服务程序中断服务程序中断请求中断请求处理外设处理外设事件事件继续执行继续执行返回断点返回断点 CPU在执行程序中，被内部或外部的事件所打断，转去执行一段预先安排好的中断服务程序；服务结束后，又返回原来的断点，继续执行原来的程序传送流程传送流程95 中断系统其他功能：中断系统其他功能：支持多中断源和多种中断源。支持多中断源和多种中断源。支持中断屏蔽处理。支持中断屏蔽处理。支持中断嵌套处理。支持中断嵌套处理。支持中断优先级修改。支持中断优先级修改。支持中断结束方式选择。支持中断结束方式选择。中断处理的隐操作：中断处理