数字电子技术基础总复习要点(共4页).doc

《数字电子技术基础总复习要点(共4页).doc》由会员分享，可在线阅读，更多相关《数字电子技术基础总复习要点(共4页).doc（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上数字电子技术基础总复习要点1、 填空题第一章1、变化规律在时间上和数量上都是离散是信号称为数字信号。2、变化规律在时间或数值上是连续的信号称为模拟信号。3、 不同数制间的转换。4、 反码、补码的运算。5、8421码中每一位的权是固定不变的，它属于恒权代码。6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。第二章1、逻辑代数的基本运算有与、或、非三种。2、只有决定事物结果的全部条件同时具备时，结果才发生。这种因果关系称为逻辑与，或称逻辑相乘。3、在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。这种因果关系称为逻辑或，也称逻辑相加。4、只要条件具备了

2、，结果便不会发生；而条件不具备时，结果一定发生。这种因果关系称为逻辑非，也称逻辑求反。5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。举例说明。6、对偶表达式的书写。7、逻辑该函数的表示方法有：真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。8、在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。9、n变量的最小项应有2n个。10、最小项的重要性质有：在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1；全体最小项之和为1；任意两个最小项的乘积为0；具有相邻性的两个最小

3、项之和可以合并成一项并消去一对因子。11、若两个最小项只有一个因子不同，则称这两个最小项具有相邻性。12、逻辑函数形式之间的变换。（与或式与非式或非式-与或非式等）13、化简逻辑函数常用的方法有：公式化简法、卡诺图化简法、Q-M法等。14、公式化简法经常使用的方法有：并项法、吸收法、消项法、消因子法、配项法等。15、卡诺图化简法的步骤有：将函数化为最小项之和的形式；画出表示该逻辑函数的卡诺图；找出可以合并的最小项；选取化简后的乘积项。16、卡诺图法化简逻辑函数选取化简后的乘积项的选取原则是：乘积项应包含函数式中所有的最小项；所用的乘积项数目最少；每个乘积项包含的因子最少。第三章1、用以实现基本

4、逻辑运算和复合逻辑运算的单元电路称为门电路。2、CMOS电路在使用时应注意以下几点：输入电路要采用静电防护；输入电路要采取过流保护；电路锁定效应的防护。3、COMS电路的静电防护应注意以下几点：采用金属屏蔽层包装；无静电操作；不用的输入端不能悬空。4、CMOS电路的输入电路过流保护措施有：信号源内阻太低时，在输入端与信号源之间串接保护电阻；输入端接有大电容时，在输入端与电容之间接入保护电阻；输入端接长线时，在门电路的输入端接入保护电阻。5、目前，应用最广泛的集成门电路有CMOS和TTL两大类。6、集成门电路的外特性包含两个内容：逻辑功能，即输入输出之间的逻辑关系；外部的电气特性，包括电压传输特

5、性、输入特性、输出特性和动态特性等。第四章1、根据逻辑功能的不同特点，可以将数字电路分成两大类，一类称为组合逻辑电路，另一类称为时序逻辑电路。2、组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。3、组合逻辑电路在电路结构上的特点是：只包含门电路，而没有存储（记忆）单元。4、组合逻辑电路的分析步骤为：根据逻辑图，逐级写出输入输入关系的逻辑函数表达式；利用公式法或卡诺图法化简逻辑函数；将逻辑函数式转换为真值表的形式；判明逻辑电路的逻辑功能。5、设计组合逻辑电路，就是根据给定的实际逻辑问题，求出实现这一逻辑功能的最简逻辑电路。所谓最简就是指：电路所用

6、的器件数最少、器件的种类最少、而且器件间的连线也最少。6、组合逻辑电路的设计步骤为：进行逻辑抽象，列真值表；将真值表转换为逻辑函数表达式，并加以化简；选定器件类型；将逻辑函数变换为适当的形式；画逻辑电路图；工艺设计。7、常用的组合逻辑电路包括编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶校验器、奇偶发生器等8、门电路的两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。有竞争现象时不一定都会产生尖峰脉冲。9、由于竞争而在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。10、消除竞争-冒险现象的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。第五章1、能够存储1位二值信号的

7、基本单元电路统称为触发器。2、触发器必须具备以下两个基本特点：具有两个能自行保持的稳定状态；在触发信号的操作下，根据不同的输入信号可以置1或0状态。3、由于电路结构形式的不同，触发信号的触发方式分为：电平触发、脉冲触发、边沿触发三种。4、根据触发器逻辑功能的不同，触发器分为：SR触发器、JK触发器、D触发器、T触发器等。5、电平触发方式的特点是：只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态；在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。6、脉冲触发方式的特点是：触发器的翻转分两步动作。第一步，在CLK=1期间主触发器接收输

8、入信号，从触发器不动；第二步，CLK边沿到来时从触发器按照主触发器的状态翻转；在CLK=1的全部时间里输入信号都将对主触发器起控制作用。7、SR触发器的特性表为：（00维持、01置0、10置1、11不定）。8、SR触发器的特性方程为：Q*=S+RQ,SR=09、SR触发器的状态转换图为：10、JK触发器的特性表为：（00维持、01置0、10置1、11翻转）。11、JK触发器的特性方程为：Q*=JQ+KQ。12、JK触发器的状态转换图为：13、T触发器的特性表为：（0维持、1翻转）。14、T触发器的特性方程为：Q*=TQ+TQ。15、T触发器的状态转换图为：16、D触发器的特性表为：（0置0、1

9、置1）。17、D触发器的特性方程为：Q*=D。18、D触发器的状态转换图为：第六章1、任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。具备这种逻辑功能特点的电路称为时序逻辑电路。2、时序电路在电路结构上有两个显著的特点：第一，时序电路通常包含组合电路和存储电路两个组成部分，而存储电路是必不可少的；第二，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。3、时序电路中有分同步时序电路和异步时序电路。在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的。而在异步时序电路中，触发器状态的变化不是同时发生的。4、时序电

10、路的逻辑功能可以用输出方程、驱动方程和状态方程全面描述。5、分析同步时序电路一般按如下步骤进行：从给定的逻辑图中写出每个触发器的驱动方程；将得到的这些驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程，从而得到，由这些状态方程组成的整个时序电路的状态方程组；根据逻辑图写出电路的输出方程。1、有关模电、数电中重点知识和常识的内容。 如：采样定律（经常问的）、锁相环的原理、收音机电视机的工作原理、七层网络协议（很少问）。这些是特殊的，大部分都是基础内容。还有，最好熟悉MOS管的工艺流程。2、有关器件的内容（看半导体器件物理，主要是MOS管部分，最好有点理解深度） 如：阈值电压及其有关的因素

11、、各种晶体管的工作区域、等比例缩小理论、MOS器件中的几种效应（衬底偏置效应、沟道调制效应等内容）3、有两个反相器串联，在中间点上的电容主要是什么？主要是负载的栅极电容和驱动管的漏衬电容，也就是漏极和衬底所形成的PN结的势垒电容。4、锁相环的原理：可参看高频或咱学的那本模电。这个老师问我的特别多。有个老师还问既然锁相环输出的频率追踪输入的频率，频率既然没变，那锁相环的作用是什么，为什么要加一级锁相环。这个我也不会，老师也没跟我说，你可以问一问咱院的老师。1、半导体器件为什么要越做越小？会引起电容小，速度快；集成度高；功耗小。2、器件小到一定程度的时候为什么不能再小了？为什么会有一个物理上的极限？这个我不会。咱向老师说是由于二级效应的存在。关于二级效应可参看半导体器件那本书上关于MOS管的那一章。3、掩模板为什么小到一定程度的时候不能再小了？因为很小时光照在上面会产生衍射。基本上也就这么多了。总的来说问的知识点不多但都是很深入的。四种反馈类型；MOS管和BJT的区别；MOS管的静电效应怎么回事；怎么提高BJT的响应速度（加钳位电压，用肖特基二极管构成）；时序电路与组合电路的区别；采样定律原理并且怎样判断最高信号频率；MOS管的工作原理；怎样把非周期信号变成周期信号；你毕业设计所做课题；你在大学期间专业排名。专心-专注-专业