《典型时序电路》PPT课件.ppt

《《典型时序电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《典型时序电路》PPT课件.ppt（29页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路6.5.1 寄存器和移位寄存器寄存器和移位寄存器6.5.2 计数器计数器6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路1 1、寄存器寄存器6.5.1 寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。件。它的主要组成部分是触发器。一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进位二进制代码的寄存器需要用制代码的寄存器需要用 n 个触发器组成。寄存器实际个触发器组成。寄存器实际上是若干

2、触发器的集合。上是若干触发器的集合。8位位CMOS寄存器寄存器74HC374脉冲边沿敏感的寄存器脉冲边沿敏感的寄存器8位位CMOS寄存器寄存器74HC/HCT37411111101118位位CMOS寄存器寄存器74LV374高阻高阻HHH高阻高阻LLH存入数据，禁止存入数据，禁止输输出出HHL对应对应内部触内部触发发器的状器的状态态LLL存入和存入和读读出数据出数据Q0Q7DNCP输输出出内部触发器内部触发器输输 入入工作模式工作模式74HC/HCT373功能表功能表P215工作模式工作模式输输 入入内部内部锁锁存器存器状状 态态输输 出出OELEDnQn使能和使能和读锁读锁存存器器（传传送模

3、式）送模式）LHLLLLHHHH锁锁存和存和读锁读锁存存器器LLL*LLLLH*HH锁锁存和禁止存和禁止输输出出H高阻高阻H高阻高阻移位寄存器是实现移位和寄存数码功能的逻辑部件。移位寄存器是实现移位和寄存数码功能的逻辑部件。目目前前常常用用的的集集成成移移位位寄寄存存器器种种类类很很多多，如如74164、74165、74166均均为为八八位位单单向向移移位位寄寄存存器器，74195为为四四位位单单向向移移存存器器，74194为为四四位位双双向向移移存存器器，74198为为八八位位双向移存器。双向移存器。由四级由四级D触发器组成四位左移移位寄存器。触发器组成四位左移移位寄存器。第一级第一级D触发

4、器接输入信号触发器接输入信号Vi i，其余触发器输入，其余触发器输入D接前级接前级输出输出Q,所有所有CP连在一起接输入移存脉冲，是同步工作方式。连在一起接输入移存脉冲，是同步工作方式。移存移存脉冲脉冲CP3214串入串入VI2 2、移位寄存器移位寄存器（1 1）单向移位寄存器）单向移位寄存器 特征方程：特征方程：移位寄存器移存规律：移位寄存器移存规律：在在移移存存脉脉冲冲的的作作用用下下，输输入入信信息息的的当当前前数数码码存存入入第第一一级级触触发发器器，第第一一级级触触发发器器的的状状态态存存入入到到第第二二级级触触发发器器，依依此此类类推推，高高位位触触发发器器存存入入低低位触发器状态

5、位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。，实现了输入数码在移存脉冲的作用下向左逐位移存。假定：假定：寄存器初态为寄存器初态为0，VI I=1101串行送入寄存器输入串行送入寄存器输入从波形图看出：从波形图看出：输入信号每经过输入信号每经过一级触发器，移一级触发器，移动了一个移存周动了一个移存周期，但波形形状期，但波形形状保持不变。保持不变。CP3214VI1110（2 2）典型集成电路）典型集成电路内部逻辑图内部逻辑图8 8位移位寄存器位移位寄存器74HC/HCT1642.多功能双向移位寄存器多功能双向移位寄存器多功能移位寄存器工作模式简图多功能移位寄存器工作模式简图（1）

6、工作原理）工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移实现多种功能双向移位寄存器的一种方案实现多种功能双向移位寄存器的一种方案(仅以仅以FFm为例为例)S1S0=00S1S0=01高位移高位移向低位向低位S1S0=10S1S0=11并入并入不变不变低位移低位移向高位向高位（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 74HCT194 的功能表的功能表 7D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左左移移D

7、SL右右移移DSRS0S1行行并行输入并行输入时钟时钟CP串行输串行输入入控制信控制信号号清清零零输输 出出输输 入入引脚功能引脚功能S1S0功能功能00保持保持01右移右移10左移左移11并行并行输入输入DSL:左移数据输入左移数据输入DSR:右移数据输入右移数据输入CR：异步清零：异步清零DI：并行数据输入端：并行数据输入端2、计数器的分类计数器的分类按按脉冲输入脉冲输入方式，分为同步和异步计数器方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器概

8、概 述述1、计数器的逻辑功能计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。运算等等。6.5.2 计计 数数 器器(1)异步二进制计数器异步二进制计数器-4位异步二进制加法计数器位异步二进制加法计数器 工作原理工作原理1、二进制计数器二进制计数器T结论结论:计数器的功能：不仅可以计数也可作为分频器计数器的功能：不仅可以计数也可作为分频器。如考虑每个触发器都有如考虑每个触发器都有1tpd的延时，电路会出现什么问题？的延时，电路

9、会出现什么问题？异步计数脉冲的最小周期异步计数脉冲的最小周期 Tmin=n tpd。（。（n为位数）为位数）典型集成电路典型集成电路中规模集成电路中规模集成电路74HC/HCT393中集成了两个中集成了两个4位异步位异步二进制计数器在二进制计数器在 5V、25工作条件下，工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为中每级触发器的传输延迟时间典型值为6ns。74HC/HCT393的逻辑符号的逻辑符号Q0在每个在每个CP都翻转一次都翻转一次Q1仅在仅在Q0=1后的下一个后的下一个CP到来时翻转到来时翻转FF0可采用可采用T=1的的T触发器触发器FF1可采用可采用T=Q0的的

10、T触发器触发器Q3仅在仅在Q0=Q1=Q2=1后的下后的下一个一个CP到来时翻转到来时翻转FF2可采用可采用T=Q0Q1T的触发器的触发器Q2仅在仅在Q0=Q1=1后的下一个后的下一个CP到来时翻转到来时翻转FF3可采用可采用T=Q0Q1Q2T的的触发器触发器4位二进制计数器状态表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进进位位输输出出电电路状路状态态计计数数顺顺序序(2)4位二进制同步加计数器位二进制

11、同步加计数器4位二进制同步加计数器逻辑图位二进制同步加计数器逻辑图CE=0保持不变保持不变CE=1计数计数4位二进制同步加计数器时序图位二进制同步加计数器时序图(2)典型典型 集成计数器集成计数器74LVC1612选选1数据选择器数据选择器(2)(2)时序图时序图TC=CETQ3Q2Q1Q074LVC161逻辑功能表逻辑功能表输输 入入输输 出出清零清零 预预置置使能使能时钟时钟预预置数据置数据输输入入计计 数数进进位位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持*HHHH计计数数*CR：异步清零：异步清零

12、PE0 0：预置：预置例例6.5.1 试用试用74LVC161构成模构成模216的同步二进制计数器。的同步二进制计数器。2.用集成计数器构成任意进制计数器用集成计数器构成任意进制计数器 例例 用用74LVC161构成九进制加计数器。构成九进制加计数器。解：九进制计数器应有解：九进制计数器应有9个状态，而个状态，而74 LVC 161在计数过程中在计数过程中有有16个状态。如果设法跳过多余的个状态。如果设法跳过多余的7个状态，则可实现模个状态，则可实现模9计数器。计数器。(1)反馈清零法反馈清零法 (2)反馈置数法反馈置数法 1000000011110111。时序电路的分析与设计时序电路的分析与设计时序电路的分析，首先按照给定电路列出各时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能和时序图，最后分析得到电路的逻辑功能时序电路的设计，首先根据逻辑功能的需求，时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务最后画出逻辑图完成设计任务