(精品)VHDL实用教程第2章_2.ppt

《(精品)VHDL实用教程第2章_2.ppt》由会员分享，可在线阅读，更多相关《(精品)VHDL实用教程第2章_2.ppt（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、类型转换类型转换 VHDL是一种强类型语言，意谓着既使非常接近的是一种强类型语言，意谓着既使非常接近的数据类型的数据对象，在相互操作时也需要进行数据类型的数据对象，在相互操作时也需要进行数据类型的转换，或者使用重载运算符函数。数数据类型的转换，或者使用重载运算符函数。数据类型转换有两种方式：类型转换函数和直接类据类型转换有两种方式：类型转换函数和直接类型转换。型转换。类型转换函数类型转换函数 类型转换函数可将一种类型的数据对象转换成另类型转换函数可将一种类型的数据对象转换成另一种类型的数据对象。先要定义一个类型转换函一种类型的数据对象。先要定义一个类型转换函数，使其参数类型被变换为被转换的类型

2、，返回数，使其参数类型被变换为被转换的类型，返回值为转换后的类型。有值为转换后的类型。有2种：种：预定义的类型转换函预定义的类型转换函数和自定义的类型转换函数。数和自定义的类型转换函数。VHDL的标准程序的标准程序包中提供一些常用的预定义类型转换函数见表：包中提供一些常用的预定义类型转换函数见表：程序包程序包函数函数说明STD_LOGIC_1164TO_STDLOGICVECTOR(A)由BIT_VECTOR转换成STD_LOGIC_VECTORTO_BITVECTOR(A)由STD_LOGIC_VECTOR转换成BIT_VECTORTO_STDULOGIC(A)由BIT转换成STD_LOGI

3、CTO_BIT(A)由STD_LOGIC转换成BITSTD_LOGIC_ARITHCONV_STD_LOGIC_VECTOR(A,位长)由INTEGER,UNSIGNED和SIGNED转换成STD_LOGIC_VECTORCONV_INTEGER(A)由UNSIGNED和SIGNED转换成INTEGERSTD_LOGIC_UNSIGNEDCONV_INTEGER(A)STD_LOGIC_VECTOR转换成INTEGER例如：例如：LIBRARYIEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALLENTITY add5

4、ISPORT(snum:IN STD_LOGIC_VECTOR(2DOWNTO 0)）；）；END add5;ARCHITECTURE rtl OF add5 ISSIGNAL inum:INTEGER RANGE 0 TO 5;BEGINinum=CONV_INTEGER(snum);END rtl;例如：例如：Signal a:bit_vector(11 downto 0);Signal b:std_logic_vector(11 downto 0);a=x”0A8”;-十六进制可以赋予位矢量十六进制可以赋予位矢量b=x”0A8”;-错误，十六进制不可以赋予逻辑矢量，错误，十六进制不可以赋

5、予逻辑矢量，逻辑量中只能赋予二进制逻辑量中只能赋予二进制,Synplify其实也可以其实也可以加入语句加入语句use ieee.std_logic_1164;下面语句可用：下面语句可用：b=TO_STDLOGICVECTOR(X”AF7”);-十六进制变换十六进制变换 b=TO_STDLOGICVECTOR(O”5177”);-八进制变换八进制变换 b=TO_STDLOGICVECTOR(B”1010_1111_0111”);-三位二进制变换三位二进制变换自定义转换函数：自定义一个函数，使输入参自定义转换函数：自定义一个函数，使输入参数转变为另一种数据类型，返回值为转换后的数数转变为另一种数据

6、类型，返回值为转换后的数据类型。就可以自由地进行类型转换。据类型。就可以自由地进行类型转换。直接类型转换：可以直接利用直接类型转换：可以直接利用VHDL的类型转的类型转换语句进行数据类型的转换。类型转换语句的格换语句进行数据类型的转换。类型转换语句的格式是：式是：数据类型标识符（表达式）数据类型标识符（表达式）例如：例如：variable v:integer;v:=integer(78.69);直接类型转换仅限于非常关联的数据类型之间直接类型转换仅限于非常关联的数据类型之间转换，必须遵循以下规则：转换，必须遵循以下规则：所有抽象数字类型是非常关联的类型（如整型、所有抽象数字类型是非常关联的类型

7、（如整型、浮点型）如浮点数转换为整数，转换结果是最接浮点型）如浮点数转换为整数，转换结果是最接近的一个整数近的一个整数如果两个数组有相同维数，两个数组的元素是同如果两个数组有相同维数，两个数组的元素是同一类型，并在各自的下标范围内索引是同一类型一类型，并在各自的下标范围内索引是同一类型和非常接近的类型（如整型、浮点型）和非常接近的类型（如整型、浮点型），那么这，那么这两个数组是非常关联的。两个数组是非常关联的。如果类型标识符指的是非限定性数组，将被转换如果类型标识符指的是非限定性数组，将被转换数组的下标范围去掉，转换后的数组成为非限定数组的下标范围去掉，转换后的数组成为非限定性数组；如果类型标

8、识符指的是限定性数组，转性数组；如果类型标识符指的是限定性数组，转换后的数组下标范围与类型标识符所指的数组下换后的数组下标范围与类型标识符所指的数组下标范围相同。转换后数组中的元素值等价原数组标范围相同。转换后数组中的元素值等价原数组的元素值。的元素值。枚举类型不能被转换枚举类型不能被转换2.4 运算符运算符 VHDL为构造计算表达式提供了许多预定义运算符，为构造计算表达式提供了许多预定义运算符，可分为四种类型：可分为四种类型：算术运算符，关系运算符，逻算术运算符，关系运算符，逻辑运算符与连接运算符辑运算符与连接运算符。算术运算符：算术运算符：+、-、*、/、*、MOD、REM、ABS、SLL

9、、SRL、SLA、SRA、ROL、ROR和符号运算符：和符号运算符：+正，正，-负。负。关系运算符：关系运算符：=、/=、=。逻辑运算符：逻辑运算符：AND、OR、NOT、NAND、NOR、XOR、XNOR。连接运算符：连接运算符：&，将多个对象或矢量连接成维数更，将多个对象或矢量连接成维数更大的矢量。大的矢量。VHDL运算符优先级别说明：运算符优先级别说明：运算符运算符运算符符号运算符符号优级优级操作数的数据操作数的数据类类型型高高级级算算术术运运算符算符NOT取反取反高高Boolean、BIT、STD_LOGIC及其一及其一维维数数组组*指数、指数、ABS取取绝对值绝对值INTEGER乘除

10、法运算乘除法运算符符*乘、乘、/除除INTEGER、REALMOD取模、取模、REM取余取余INTEGER正正负负运算符运算符+正、正、-负负INTEGER加、减、并加、减、并置运算符置运算符+加、加、-减减INTEGER&并置并置一一维维数数组组及元素及元素移位运算符移位运算符SLL、SRL、SLA、SRA、ROL、RORBoolean、BIT的一的一维维数数组组关系运算符关系运算符=等号、等号、/=不等号不等号任何任何类类型型大于、大于、=大于等于大于等于Enumeration、INTEGER及其一及其一维维数数组组逻辑逻辑运算符运算符AND逻辑逻辑与、与、OR逻辑逻辑或、或、NAND逻辑

11、逻辑与非、与非、NOR逻逻辑辑或非、或非、XOR逻辑逻辑异或异或低低Boolean、STD_LOGIC、BIT及其一及其一维维数数组组VHDL中操作符与操作数间运算需要注意两点：中操作符与操作数间运算需要注意两点：在基本操作符间操作数是同数据类型的规则。在基本操作符间操作数是同数据类型的规则。且操作数的数据类型还必须与操作符所要求的数据类且操作数的数据类型还必须与操作符所要求的数据类型完全一致。型完全一致。关系运算符：关系运算符：=等号、等号、/=不等号，适用于任何类型的操作数。不等号，适用于任何类型的操作数。大于号、大于号、=大于等于：大于等于：适用于适用于Enumeration、INTEG

12、ER及其一维数组，及其一维数组，（小于等于（小于等于0;TRUEFALSE;1=1;”101”=“101”;”1”011”;”101”110”;unsigned“1”unsigned“011”;并置运算符并置运算符&：并置符操作数的数据类型是一维数：并置符操作数的数据类型是一维数组及其元素，利用并置符将普通操作数和数组结组及其元素，利用并置符将普通操作数和数组结合起来，形成新的数组。例如：可以将一个单元合起来，形成新的数组。例如：可以将一个单元素并并置于一个数组的左边或右边，形成一个更素并并置于一个数组的左边或右边，形成一个更长的数组。或将两个数组并置形成一个新数组。长的数组。或将两个数组并置

13、形成一个新数组。例如：例如：signal a,b:std_logic_vector(3 downto 0);signal c,d:std_logic_vector(2 downto 0);variable e,f:std_logic_vector(1 downto 0);variable g,h:std_logic;.e:=not g&h;-元素与元素并置后，数组长度元素与元素并置后，数组长度2。a=not e¬ f;-数组与数组并置后，数组长度数组与数组并置后，数组长度4。b=1&0¬ e;-元素与数组并置后，数组长度元素与数组并置后，数组长度40&g:=e;-错误，不能在赋值号

14、的左边放并置错误，不能在赋值号的左边放并置符符if a&b=“10100011”then -在在if条件句中可用并置符条件句中可用并置符求积运算符：求积运算符：*乘、乘、/除、除、MOD取模、取模、REM取余。取余。乘法可通过移位相加，除法可通过移位相减的方乘法可通过移位相加，除法可通过移位相减的方法来实现。减法可用补码的方式来实现，这样会法来实现。减法可用补码的方式来实现，这样会优化综合结果。虽然优化综合结果。虽然*、/、MOD、REM的右操的右操作数可以是整数，但要能够综合，则要求其右操作数可以是整数，但要能够综合，则要求其右操作数必须是以作数必须是以2为底的幂，为底的幂，*指数也是如此。

15、最指数也是如此。最好不要轻易使用乘和除运算符。会占用很多芯片好不要轻易使用乘和除运算符。会占用很多芯片资源，例如：资源，例如：signal a,b,c,d,e:integer range 0 to 15;a=b*4;-a不能大于不能大于15 c=d/4;-c必须是必须是015间的值间的值 d=b mod 4;-右操作数是以右操作数是以2为底的幂。为底的幂。ex）是一个省略赋）是一个省略赋值操作符。它可以在较多位的位矢量赋值中作省值操作符。它可以在较多位的位矢量赋值中作省略化的赋值。例如：略化的赋值。例如：signal a,b:std_logic_vector(7 downto 0);signa

16、l c,d:std_logic_vector(4 downto 0);a0);-等价于等价于 a=“00000000”;用运算符直接实现组合逻辑电路的例子：用运算符直接实现组合逻辑电路的例子：1.程序程序4-23：关系操作符：关系操作符library ieee;use ieee.std_logic_1164.all;ENTITY relational ISPORT(a,b:IN BIT_VECTOR(0 TO 3);output:OUT BOOLEAN);END relational;ARCHITECTURE example OF relational ISBEGINoutput=(a=b);

17、END example;程序程序4-23的实现电路的实现电路当当a=b时，输出时，输出output为为1，否则为，否则为02.程序程序4-24：关系操作符：关系操作符library ieee;use ieee.std_logic_1164.all;ENTITY relational ISPORT(a,b:IN BIT_VECTOR(0 TO 3);output:OUT BOOLEAN);END relational;ARCHITECTURE example OF relational ISBEGINoutput=b);END example;程序程序4-24的实现电路的实现电路当当a=b时，输

18、出时，输出output为为1，否则为，否则为03.程序程序4-27，算术操作符：算术操作符：求和操作符求和操作符PACKAGE example_arithmetic IS TYPE small_int IS RANGE 0 TO 7;END example_arithmetic;USE work.example_arithmetic.ALL;ENTITY arithmetic ISPORT(a,b:IN small_in;c:OUT small_in);END arithmetic;ARCHITECTURE example OF arithmetic ISBEGINc=a+b;END example;程序程序4-27的实现电路的实现电路是一个是一个3位加法运算的逻辑电路位加法运算的逻辑电路