微机原理与接口技术06.ppt

《微机原理与接口技术06.ppt》由会员分享，可在线阅读，更多相关《微机原理与接口技术06.ppt（88页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、钱晓捷，微机原理与接口技术钱晓捷，微机原理与接口技术第第4 4版版基于基于IA-32IA-32处理器和处理器和3232位汇编语言位汇编语言第第 6 6 章章存储系统存储系统6.1 6.1 存储系统层次结构存储系统层次结构6.2 6.2 主存储器主存储器6.3 6.3 高速缓冲存储器高速缓冲存储器CacheCache6.4 6.4 存储管理存储管理微机原理与接口技术第4版机械工业出版社6.1 6.1 存储系统层次结构存储系统层次结构存储系统存储系统容量越大越好容量越大越好速度较快越好速度较快越好价格（成本）越低越好价格（成本）越低越好当前制造工艺的存储器件：当前制造工艺的存储器件：工作速度较快的

2、存储器，单位价格却较高；工作速度较快的存储器，单位价格却较高；容容量量较较大大的的存存储储器器，虽虽然然单单位位价价格格较较低低，但但存存取速度又较慢取速度又较慢各种存储器件需要相互配合形成完整的存储系统各种存储器件需要相互配合形成完整的存储系统微机原理与接口技术第4版机械工业出版社6.1.1 6.1.1 技术指标技术指标1.1.存储容量存储容量主存存储容量：以字节主存存储容量：以字节B B（ByteByte）为基本单位）为基本单位半导体存储器芯片：以位半导体存储器芯片：以位b b （BitBit）为基本单位）为基本单位存储容量以存储容量以2 2101010241024规律表达规律表达KBKB

3、，MBMB，GBGB和和TBTB厂商常以厂商常以10103 310001000规律表达规律表达KBKB，MBMB，GBGB和和TBTB2.2.存取速度存取速度存存取取时时间间：发发出出读读/写写命命令令到到数数据据传传输输操操作作完完成成所经历的时间所经历的时间存存取取周周期期：两两次次存存储储器器访访问问所所允允许许的的最最小小时时间间间隔间隔存储器主要用容量、速度和成本来评价存储器主要用容量、速度和成本来评价 微机原理与接口技术第4版机械工业出版社6.1.2 6.1.2 层次结构层次结构寄存器寄存器处理器内部的存储单元处理器内部的存储单元高速缓存高速缓存（CacheCache）完全用硬件实

4、现主存储器的速度提高完全用硬件实现主存储器的速度提高主存储器主存储器存存放放当当前前运运行行程程序序和和数数据据，采采用用半半导导体体存存储储器器构成构成辅助存储器辅助存储器磁记录或光记录方式磁记录或光记录方式磁盘或光盘形式存放可读可写或只读内容磁盘或光盘形式存放可读可写或只读内容以外设方式连接和访问以外设方式连接和访问示意图示意图微机原理与接口技术第4版机械工业出版社6.1.3 6.1.3 局部性原理局部性原理层次结构解决存储器件的容量、速度和价格矛盾层次结构解决存储器件的容量、速度和价格矛盾出色效率来源于存储器访问的局部性原理：出色效率来源于存储器访问的局部性原理：处处理理器器访访问问存存

5、储储器器时时，所所访访问问的的存存储储单单元元在在一一段段时间内都趋向于一个较小的连续区域时间内都趋向于一个较小的连续区域中中空间局部空间局部：紧邻被访问单元的地方也将被访问紧邻被访问单元的地方也将被访问时间局部时间局部：刚被访问的单元很快将再次被访问刚被访问的单元很快将再次被访问程程序序运运行行过过程程中中，绝绝大大多多数数情情况况都都能能够够直直接接从从快快速速的的存存储储器器中中获获取取指指令令和和读读写写数数据据；当当需需要要从从慢慢速速的的下下层层存存储储器器获获取取指指令令或或数数据据时时，每每次次都都将将一一个个程程序序段段或或一一个个较较大大数数据据块块读读入入上上层层存存储储

6、器器，后后续操作就可以直接访问快速的上层存储器续操作就可以直接访问快速的上层存储器微机原理与接口技术第4版机械工业出版社求平均值函数求平均值函数long mean(long d,long num)long mean(long d,long num)long i,temp=0;long i,temp=0;for(i=0;inum;i+)temp=temp+di;for(i=0;inum;i+)temp=temp+di;temp=temp/num;temp=temp/num;return(temp);return(temp);时间局部时间局部空间局部空间局部时间局部和空间局部时间局部和空间局部微机

7、原理与接口技术第4版机械工业出版社6.2 6.2 主存储器主存储器主存储器由半导体存储器构成主存储器由半导体存储器构成按制造工艺，半导体存储器可分为按制造工艺，半导体存储器可分为“双双极极型型”器器件件：存存取取速速度度快快、集集成成度度低低、功功耗大、价格高等特点，主要用于高速存储场合耗大、价格高等特点，主要用于高速存储场合“MOSMOS型型”器器件件：集集成成度度高高、功功耗耗低低、价价格格便便宜宜，但但速速度度较较双双极极型型器器件件慢慢，用用于于通通用用微微机机的的主主存存（RAMRAM和和ROMROM）按使用属性，半导体存储器可分为按使用属性，半导体存储器可分为读写存储器读写存储器R

8、AMRAM只读存储器只读存储器ROMROM微机原理与接口技术第4版机械工业出版社6.2.1 6.2.1 读写存储器读写存储器读写存储器：可以读出也可以写入的存储器读写存储器：可以读出也可以写入的存储器半半导导体体存存储储器器采采用用随随机机存存取取：可可以以从从任任意意位位置置开开始始读读写写，存存取取位位置置可可以以随随机机确确定定，只只要要给给出出存存取取位置就可以读写内容，存取时间与所处位置无关位置就可以读写内容，存取时间与所处位置无关磁磁带带存存储储器器采采用用顺顺序序存存取取：必必须须按按照照存存储储单单元元的的顺序读写，存取时间与所处位置密切相关顺序读写，存取时间与所处位置密切相关

9、磁磁盘盘和和光光盘盘则则采采用用直直接接存存取取：磁磁头头以以随随机机方方式式寻寻道，以数据块为单位顺序方式读写扇区道，以数据块为单位顺序方式读写扇区半半导导体体读读写写存存储储器器是是挥挥发发性性（VolatileVolatile）RAMRAM，即即断电后原保存信息丢失断电后原保存信息丢失半导体读写存储器随机存取存储器半导体读写存储器随机存取存储器RAM微机原理与接口技术第4版机械工业出版社1.1.主要类型主要类型SRAMSRAM（静态（静态RAMRAM：Static RAMStatic RAM）以触发器为基本存储单元以触发器为基本存储单元不需要额外的刷新电路不需要额外的刷新电路速度快，但集

10、成度低，功耗和价格较高速度快，但集成度低，功耗和价格较高DRAMDRAM（动态（动态RAMRAM：Dynamic RAMDynamic RAM）以单个以单个MOSMOS管为基本存储单元管为基本存储单元要不断进行刷新（要不断进行刷新（RefreshRefresh）操作）操作集成度高、价格低、功耗小，但速度较集成度高、价格低、功耗小，但速度较SRAMSRAM慢慢NVRAMNVRAM（非易失非易失RAMRAM：Non-Volatile RAMNon-Volatile RAM）带有后备电池的带有后备电池的SRAMSRAM芯片芯片断电后由电池维持供电断电后由电池维持供电微机原理与接口技术第4版机械工业出

11、版社2.2.存储结构存储结构存储器芯片具有大量存储单元存储器芯片具有大量存储单元每个存储单元拥有一个地址每个存储单元拥有一个地址存储存储1/4/8/16/321/4/8/16/32位数据位数据存储器芯片结构：存储器芯片结构：存储单元数存储单元数每个存储单元的数据位数每个存储单元的数据位数 2 2M MN N芯片的存储容量芯片的存储容量M M芯片地址线的个数芯片地址线的个数N N数据线的个数数据线的个数举例存储结构存储结构2K816K位存储容量位存储容量11个地址引脚个地址引脚8个数据引脚个数据引脚微机原理与接口技术第4版机械工业出版社3.3.静态读写存储器静态读写存储器SRAMSRAM主要被用

12、于小型微机系统主要被用于小型微机系统多为多为“存储单元数存储单元数8”8”的存储结构的存储结构6264 SRAM6264 SRAM芯片芯片芯片容量：芯片容量：64K64K位位存储结构：存储结构：8K88K82828脚双列直插（脚双列直插（DIPDIP）1313个地址线：个地址线：A12A12A0A08 8个数据线：个数据线：D7D7D0D0控制引脚：控制引脚：CS1*CS1*，CS2CS2，OE*OE*，WE*WE*无连接：无连接：NCNC（No ConnectNo Connect）示意图示意图微机原理与接口技术第4版机械工业出版社SRAMSRAM的控制信号的控制信号片选片选（CS*CS*或或

13、CE*CE*）片选有效，才可以对芯片进行读片选有效，才可以对芯片进行读/写操作写操作无无效效时时，数数据据引引脚脚呈呈现现高高阻阻状状态态，并并可可降降低低功功耗耗 读控制读控制（OE*OE*）芯片被选中有效，数据输出到数据引脚芯片被选中有效，数据输出到数据引脚对应存储器读对应存储器读MEMR*MEMR*写控制写控制（WE*WE*）芯片被选中的前提下，若有效，将数据写入芯片被选中的前提下，若有效，将数据写入对应存储器写对应存储器写MEMW*MEMW*示意图示意图微机原理与接口技术第4版机械工业出版社4.4.动态读写存储器动态读写存储器DRAMDRAMDRAMDRAM芯片用一组地址引脚传送两批地

14、址信号芯片用一组地址引脚传送两批地址信号第一批地址称第一批地址称行地址行地址用行地址选通信号用行地址选通信号RAS*RAS*下降沿锁存下降沿锁存第二批地址称第二批地址称列地址列地址用列地址选通信号用列地址选通信号CAS*CAS*下降沿锁存下降沿锁存一个信号一个信号WE*WE*实现读写控制实现读写控制数据输入引脚数据输入引脚DinDin数据输出引脚数据输出引脚DoutDout示意图示意图微机原理与接口技术第4版机械工业出版社5.DRAM5.DRAM的刷新的刷新DRAMDRAM内部内部有有“读出再生放大电路读出再生放大电路”的刷新电路的刷新电路设计有仅行地址有效的刷新周期设计有仅行地址有效的刷新周

15、期每次刷新一行存储单元每次刷新一行存储单元存储系统的外部刷新控制电路存储系统的外部刷新控制电路将刷新行地址同时送达所有将刷新行地址同时送达所有DRAMDRAM芯片芯片所有所有DRAMDRAM芯片同时进行一行的刷新芯片同时进行一行的刷新在一定时间间隔内启动一次刷新在一定时间间隔内启动一次刷新每次行地址增量每次行地址增量PC机刷新机刷新：15.6s微机原理与接口技术第4版机械工业出版社6.6.高性能高性能DRAMDRAMFPM DRAMFPM DRAM（快页方式（快页方式DRAMDRAM）同一行的传送仅改变列地址同一行的传送仅改变列地址页内访问速度加快页内访问速度加快EDO DRAMEDO DRA

16、M（扩展数据输出（扩展数据输出DRAMDRAM）数据输出有效时间加长（扩展）数据输出有效时间加长（扩展）SDRAMSDRAM（同步（同步DRAMDRAM）公共的系统时钟，没有等待状态公共的系统时钟，没有等待状态支持猝发传送，内部采用交叉存储支持猝发传送，内部采用交叉存储DDR DRAMDDR DRAM（双速率（双速率DRAMDRAM）同步时钟前沿和后沿各进行一次数据传送同步时钟前沿和后沿各进行一次数据传送RDRAMRDRAM（RambusRambus DRAM DRAM）RambusRambus公司专利技术，全新设计公司专利技术，全新设计微机原理与接口技术第4版机械工业出版社6.2.2 6.2

17、.2 只读存储器只读存储器正常的工作状态，正常的工作状态，ROMROM只能读出只能读出特殊的编程状态，多数特殊的编程状态，多数ROMROM芯片也能写入芯片也能写入有有些些ROMROM芯芯片片需需要要特特殊殊方方法法先先将将原原数数据据擦擦除除，然后才能编程然后才能编程ROMROM芯芯片片的的集集成成度度较较高高，但但速速度度较较DRAMDRAM还还要要慢，一般用来保存固定的程序或数据慢，一般用来保存固定的程序或数据ROMROM芯芯片片数数据据可可长长期期保保存存，掉掉电电亦亦不不丢丢失失，属于非易失性存储器件属于非易失性存储器件微机原理与接口技术第4版机械工业出版社1.1.主要类型主要类型MR

18、OMMROM（掩膜（掩膜ROMROM）掩膜工艺直接制作掩膜工艺直接制作OTP-ROMOTP-ROM（一次性编程（一次性编程ROMROM）允许用户进行一次性编程允许用户进行一次性编程EPROMEPROM（可擦除可编程（可擦除可编程ROMROM）紫外光擦除、并可重复编程的紫外光擦除、并可重复编程的ROMROMEEPROMEEPROM（电擦除可编程（电擦除可编程ROMROM）擦除和编程（擦写）通过加电进行擦除和编程（擦写）通过加电进行Flash MemoryFlash Memory（闪速存储器）（闪速存储器）新型的电擦除可编程新型的电擦除可编程ROMROM快速擦除整片或数据块快速擦除整片或数据块微机

19、原理与接口技术第4版机械工业出版社2.EPROM2.EPROM2764 EPROM2764 EPROM存储容量存储容量64K64K位位存储结构存储结构8K88K81313个地址线：个地址线：A12A12A0A08 8个数据线：个数据线：O7O7O0O0控制信号控制信号片选：片选：CE*CE*输出：输出：OE*OE*编程控制：编程控制：PGM*PGM*编程电源：编程电源：VppVpp微机原理与接口技术第4版机械工业出版社EPROMEPROM工作方式工作方式微机原理与接口技术第4版机械工业出版社3.Flash Memory3.Flash MemoryAT29C040AAT29C040A存储结构：存

20、储结构：512K8512K8有有1919个地址引脚个地址引脚A18A18A0A08 8个数据引脚个数据引脚I/O7I/O7I/O0I/O03 3个控制引脚个控制引脚片选片选CS*CS*输出允许输出允许OE*OE*写允许写允许WE*WE*扇区（扇区（256256字节）擦写字节）擦写查询擦写是否完成查询擦写是否完成微机原理与接口技术第4版机械工业出版社6.2.3 6.2.3 存储器地址译码存储器地址译码存储器芯片与处理器的连接存储器芯片与处理器的连接存储器芯片有数据、地址、读写控制引脚存储器芯片有数据、地址、读写控制引脚处理器总线有数据、地址、读写控制信号处理器总线有数据、地址、读写控制信号功能上

21、多数可以直接相连功能上多数可以直接相连但是，地址信号需要译码但是，地址信号需要译码处理器地址总线个数多于存储器地址引脚个数处理器地址总线个数多于存储器地址引脚个数多个存储器芯片组成一定容量的存储系统多个存储器芯片组成一定容量的存储系统需要利用地址总线控制存储器片选信号需要利用地址总线控制存储器片选信号微机原理与接口技术第4版机械工业出版社1.1.地址译码地址译码译码（译码（DecodeDecode）将某个特定的编码输入翻译为有效输出的过程将某个特定的编码输入翻译为有效输出的过程存储器译码电路存储器译码电路可编程逻辑器件可编程逻辑器件PLDPLD译码器译码器门电路组合门电路组合举例：多输入与非门

22、实现译码举例：多输入与非门实现译码32K832K8结构的结构的SRAMSRAM：地址引脚：地址引脚1515个个A14A14A0A080888088处理器：处理器：2020个地址总线个地址总线A19A19A0A08 8位数据总线位数据总线示意图示意图微机原理与接口技术第4版机械工业出版社存储器地址分析存储器地址分析微机原理与接口技术第4版机械工业出版社2.2.译码器译码器3838译码器：译码器：138138译码器译码器3 3个控制输入引脚：个控制输入引脚：E3E3，E2*E2*和和E1*E1*都有效，才能实现译码功能都有效，才能实现译码功能3 3个编码输入引脚：个编码输入引脚：C C，B B和和

23、A A8 8种编码各对应一个译码输出引脚种编码各对应一个译码输出引脚CBACBA000000编码使编码使Y0*Y0*低有效，其他高电平无效低有效，其他高电平无效CBACBA001001编码使编码使Y1*Y1*低有效，其他高电平无效低有效，其他高电平无效CBACBA111111编码使编码使Y7*Y7*低有效，其它高电平无效低有效，其它高电平无效示意图示意图微机原理与接口技术第4版机械工业出版社译码器译码译码器译码Y0*Y0*译码输出有效，必须：译码输出有效，必须：E3E2*E1*E3E2*E1*100100A19A18A17A19A18A17111111CBACBA000000A16A15A14

24、A16A15A14000000。结论：结论：A19A19A14A14111000111000地址范围：地址范围：E0000HE0000HE3FFFHE3FFFH存储容量：存储容量：16KB16KB示意图示意图存储容量存储容量结束地址起始地址结束地址起始地址1微机原理与接口技术第4版机械工业出版社不使用不使用A13A13的译码的译码存储容量：存储容量：8KB8KBA13A130 0时，地址范围：时，地址范围：E0000H E0000HE1FFFHE1FFFHA13A131 1时，地址范围：时，地址范围：E2000H E2000HE3FFFHE3FFFH结论：结论：该该8KB8KB存储器芯片占用了

25、存储器芯片占用了E0000HE0000HE1FFFH E1FFFH 地址范围（地址范围（A13A130 0）E2000HE2000HE3FFFH E3FFFH 地址范围（地址范围（A13A131 1）实际应用中，常选择第一个地址实际应用中，常选择第一个地址部分译码地址有重复部分译码地址有重复微机原理与接口技术第4版机械工业出版社不使用不使用A0A0的译码的译码存储容量：存储容量：8KB8KBA0A00 0时，占用时，占用E0000HE0000HE3FFEHE3FFEH范围的偶地址范围的偶地址A0A01 1时，占用时，占用 E0001H E0001HE3FFFHE3FFFH范围的奇地址范围的奇地

26、址结论：结论：该该8KB8KB存储器芯片占用了存储器芯片占用了E0000HE0000HE3FFEH E3FFEH 偶地址（偶地址（A0A00 0）E0001HE0001HE3FFFH E3FFFH 奇地址（奇地址（A0A01 1）实际应用中，常选择偶地址实际应用中，常选择偶地址部分译码地址有重复部分译码地址有重复微机原理与接口技术第4版机械工业出版社译码方式译码方式全译码方式全译码方式使用全部微处理器地址总线使用全部微处理器地址总线片片内内寻寻址址：低低位位地地址址与与存存储储器芯片地址引脚相连器芯片地址引脚相连片片选选寻寻址址：高高位位地地址址经经译译码码与存储器芯片片选引脚相连与存储器芯片

27、片选引脚相连部分译码方式部分译码方式只只使使用用部部分分微微处处理理器器地地址址总总线进行译码线进行译码没没有有使使用用的的地地址址信信号号对对存存储储器芯片的工作不产生影响器芯片的工作不产生影响部分译码部分译码 地址重复地址重复 译码简单译码简单全译码全译码 地址唯一地址唯一 空间连续空间连续微机原理与接口技术第4版机械工业出版社3.80863.8086的的1616位存储结构位存储结构对称的两个存储体（对称的两个存储体（BankBank）所构成）所构成偶存储体偶存储体（A0A00 0）对应所有的偶地址单元对应所有的偶地址单元（0 0、2 2、4 4、FFFEHFFFEH）接处理器低接处理器低

28、8 8位数据总线位数据总线D7D7D0D0奇存储体奇存储体（BHE*BHE*0 0）对应所有的奇地址单元对应所有的奇地址单元（1 1、3 3、5 5、FFFFHFFFFH）接处理器高接处理器高8 8位数据总线位数据总线D15D15D8D8两个存储器芯片的片选端连接在一起两个存储器芯片的片选端连接在一起示意图示意图微机原理与接口技术第4版机械工业出版社地址对齐地址对齐（AlignAlign）高位地址高位地址A19A19A17A17111111，片选信号有效，片选信号有效低位地址低位地址A16A16A1A10.00.0，那么：，那么：A0A00(0(地址地址E0000H)E0000H)，BHE*B

29、HE*0 0，访问，访问1616位数据位数据A0A00(0(地址地址E0000H)E0000H)，BHE*BHE*1 1，访问低，访问低8 8位数据位数据A0A01(1(地址地址E0001H)E0001H)，BHE*BHE*0 0，访问高，访问高8 8位数据位数据A0A01 1，BHE*BHE*1 1，无效的数据访问组合，无效的数据访问组合80868086存储器按存储器按1616位数据宽度组织位数据宽度组织支持支持8 8位和位和1616位数据访问位数据访问偶地址开始的偶地址开始的1616位访问可以一次完成位访问可以一次完成奇地址开始的奇地址开始的1616位访问需要两次操作位访问需要两次操作地址

30、对齐地址对齐：1616位数据以偶地址开始位数据以偶地址开始微机原理与接口技术第4版机械工业出版社4.Pentium4.Pentium的的6464位存储结构位存储结构PentiumPentium采用采用6464位数据总线和位数据总线和3232位地址总线位地址总线没有地址没有地址A2A2，A1A1和和A0A08 8个字节允许信号区别个字节允许信号区别8 8个个8 8位存储体位存储体支持支持64/32/16/864/32/16/8位数据读写位数据读写多字节数据若地址对齐能够一次完成读写多字节数据若地址对齐能够一次完成读写2 2字节、字节、1616位数据是被位数据是被2 2整除的地址（偶地址）整除的地

31、址（偶地址）4 4字节、字节、3232位数据是被位数据是被4 4整除的地址（模整除的地址（模4 4地址）地址）8 8字节、字节、6464位数据是被位数据是被8 8整除的地址（模整除的地址（模8 8地址）地址）示意图示意图地址地址A对齐对齐s字节边界字节边界A mod s0(能够被能够被s整除的地址整除的地址)微机原理与接口技术第4版机械工业出版社 6.2.4 6.2.4 主存空间分配主存空间分配微机原理与接口技术第4版机械工业出版社最低最低1MB1MB主存主存系统系统RAMRAM区区地址最低端的地址最低端的640KB640KB空间空间由由DOSDOS进行管理进行管理显示显示RAMRAM区区12

32、8KB128KB主存空间保留给显示缓冲存储区主存空间保留给显示缓冲存储区显示显示RAMRAM区并没有被完全使用区并没有被完全使用扩展扩展ROMROM区区I/OI/O接口电路卡上的接口电路卡上的ROMROM系统系统ROMROM区区ROM-BIOSROM-BIOS程序程序微机原理与接口技术第4版机械工业出版社扩展主存和扩充主存扩展主存和扩充主存扩展主存扩展主存XMSXMS1MB1MB后的后的RAMRAM主存空间主存空间只能在保护方式使用只能在保护方式使用遵循扩展主存使用规范遵循扩展主存使用规范XMSXMS驱动程序驱动程序HIMEM.SYSHIMEM.SYS扩充主存扩充主存EMSEMS遵循扩充主存使

33、用规范遵循扩充主存使用规范EMSEMS扩充主存不是直接访问的存储空间扩充主存不是直接访问的存储空间体交换技术，不需要保护方式支持体交换技术，不需要保护方式支持IA-32IA-32支持扩展主存支持扩展主存XMSXMS，不需扩充主存，不需扩充主存EMSEMSEMM386.EXEEMM386.EXE驱动程序驱动程序微机原理与接口技术第4版机械工业出版社高端主存区高端主存区HMAHMA和上位主存块和上位主存块UMBUMB高端主存区高端主存区HMAHMA实实方方式式下下，地地址址A20A20开开放放，从从100000H100000H到到10FFEFH10FFEFH之间约之间约64KB64KB的存储区域的

34、存储区域8088/80868088/8086：地址自动回绕：地址自动回绕8028680286和和8038680386：地址不自动回绕：地址不自动回绕8048680486及以后有及以后有A20MA20M引脚引脚A20MA20M0 0，地址自动回绕，地址自动回绕A20MA20M1 1，地址不自动回绕，地址不自动回绕上位主存块上位主存块UMBUMB上位主存区上位主存区UMAUMA中未使用的区域中未使用的区域EMM386.EXE驱动驱动DOS应用应用微机原理与接口技术第4版机械工业出版社ROMROM复制和影子主存复制和影子主存ROMROM复制复制系统系统ROMROM区的区的BIOSBIOS等程序等程序

35、8086/80888086/8088在在F0000HF0000HFFFFFHFFFFFH8028680286在在FF0000HFF0000HFFFFFFHFFFFFFHIA-32IA-32微处理器在微处理器在FFFFFFF0HFFFFFFF0HFFFFFFFFHFFFFFFFFH影子主存影子主存用作用作ROM-BIOSROM-BIOS的只读的的只读的RAMRAM区域区域启动后启动后ROM-BIOSROM-BIOS映射到映射到RAMRAM因为因为ROMROM芯片的读写速度比芯片的读写速度比RAMRAM芯片慢芯片慢微机原理与接口技术第4版机械工业出版社6.3 6.3 高速缓冲存储器高速缓冲存储器主

36、存是一个影响性能的关键因素主存是一个影响性能的关键因素因因为为处处理理器器的的运运行行速速度度提提高高，但但由由DRAMDRAM组组成成的的主主存的存取时间较慢，跟不上处理器运行速度存的存取时间较慢，跟不上处理器运行速度SRAMSRAM速速度度较较快快，但但其其容容量量较较小小、价价格格较较贵贵，无无法法大量用于微机系统大量用于微机系统Cache:a safe place for hiding or storing things.主存储器主存储器高速缓存高速缓存CacheCacheCPU字传送字传送块传送块传送解决方案：解决方案：高速缓存高速缓存高速缓冲存储器高速缓冲存储器CacheCache

37、（MemoryMemory）完完全全用用硬硬件件实实现现主主存存速速度的提高度的提高微机原理与接口技术第4版机械工业出版社6.3.1 6.3.1 高速缓存的工作原理高速缓存的工作原理高高速速缓缓存存：在在相相对对容容量量较较大大而而速速度度较较慢慢的的主主存存DRAMDRAM与与高高速速处处理理器器之之间间设设置置的的少少量量但但快快速速SRAMSRAM组成的存储器组成的存储器高速命中高速命中(Hit)(Hit)：处处理理器器读读取取主主存存的的内内容容已已包包含含在在CacheCache中中，可可以以直接读取直接读取CacheCache，不用访问主存，不用访问主存高速缺失高速缺失(Miss)

38、(Miss)：处处理理器器读读取取主主存存的的内内容容不不在在CacheCache中中，需需要要访访问问主存读取一个数据块主存读取一个数据块示意图示意图微机原理与接口技术第4版机械工业出版社1.1.高速缓存的结构高速缓存的结构主存以字（字节）为寻址单位主存以字（字节）为寻址单位CacheCache以行（线以行（线LineLine，槽，槽SlotSlot）为寻址单位）为寻址单位CacheCache行行包含包含B B个主存字，对应一个个主存字，对应一个主存块主存块CacheCache与主存间的数据传送以数据块为单位与主存间的数据传送以数据块为单位主存划分成主存划分成M M2 2n nBB个个“主存

39、块主存块”CacheCache具有具有m m个个“CacheCache行行”CacheCache由数据存储器和标签存储器组成由数据存储器和标签存储器组成数据存储器数据存储器：高速缓存主存数据：高速缓存主存数据标签存储器标签存储器：保存数据所在主存的地址信息：保存数据所在主存的地址信息示意图示意图微机原理与接口技术第4版机械工业出版社2.2.高速缓存的容量和行大小高速缓存的容量和行大小高速缓存性能的主要指标是命中率（高速缓存性能的主要指标是命中率（Hit rateHit rate）命中率（命中率（Hit RateHit Rate）：高速命中的概率：高速命中的概率对于高速缓存容量对于高速缓存容量希

40、望它足够大，使存取时间接近高速缓存希望它足够大，使存取时间接近高速缓存希望它尽量小，使单位成本接近主存希望它尽量小，使单位成本接近主存受可用的芯片面积限制受可用的芯片面积限制同时还和运行的程序有关同时还和运行的程序有关对于对于CacheCache行大小行大小从很小增大，命中率开始会有提高从很小增大，命中率开始会有提高进一步增大，命中率可能反而减小进一步增大，命中率可能反而减小微机原理与接口技术第4版机械工业出版社3.3.高速缓存的数量高速缓存的数量单级与多级单级与多级CacheCache片上高速缓存（片上高速缓存（On-chip CacheOn-chip Cache）第第1 1级高速缓存（级高

41、速缓存（L1 CacheL1 Cache）第第2 2级高速缓存（级高速缓存（L2 CacheL2 Cache）第第3 3级高速缓存（级高速缓存（L3 CacheL3 Cache）统一与分离统一与分离CacheCache统一（统一（UnifiedUnified）CacheCache单个高速缓存既用于高速缓冲保存指令单个高速缓存既用于高速缓冲保存指令也用于保存数据也用于保存数据分离（分离（SplitSplit）CacheCache一个专用于缓冲指令（一个专用于缓冲指令（I-CacheI-Cache）一个专用于缓冲数据（一个专用于缓冲数据（D-CacheD-Cache）微机原理与接口技术第4版机械工

42、业出版社6.3.2 6.3.2 地址映射地址映射CacheCache通通过过地地址址映映象象(mapping)(mapping)的的方方法法确确定定主主存存块块与与CacheCache行行之之间间的的对对应应关关系系，确确定定一一个个主存块应该存放到哪个主存块应该存放到哪个CacheCache行中行中直接映射直接映射(direct mapping)(direct mapping)将一个主存块存储到唯一的一个将一个主存块存储到唯一的一个CacheCache行行全相关映射全相关映射(fully associative mapping)(fully associative mapping)可以将一个

43、主存块存储到任意一个可以将一个主存块存储到任意一个CacheCache行行组合相关映射组合相关映射(set associative mapping)(set associative mapping)可可以以将将一一个个主主存存块块存存储储到到唯唯一一的的一一个个CacheCache组组的的任意一个行任意一个行直接映象、直接映象、2/4/82/4/8路组合相关映象使用较多路组合相关映象使用较多微机原理与接口技术第4版机械工业出版社1.1.直接映射（直接映射（Direct MappingDirect Mapping）将每个主存块固定地映射到某个将每个主存块固定地映射到某个CacheCache行行第

44、第i i个个CacheCache行只能存储所有主存页的第行只能存储所有主存页的第i i个主存块个主存块硬件简单、易于实现，会发生冲突、利用率较低硬件简单、易于实现，会发生冲突、利用率较低高速缓存容量高速缓存容量m m2 2s s行行2 2s+ws+w字字CacheCache行行2 2w w个字，具有个字，具有2 2s s行行主存容量主存容量M M2 2n n字字2 2n-wn-w主存块主存块2 2t t个主存页个主存页每个主存页的容量高速缓存容量每个主存页的容量高速缓存容量2 2s+ws+wn n位主存地址由位主存地址由3 3个部分组成：个部分组成：n nt ts sw w高高t t位作标签位

45、作标签s s位地址作为索引位地址作为索引最低最低w w位区别字位区别字比较比较s s索引的一个标签存储器内容，说明是否命中索引的一个标签存储器内容，说明是否命中组成图组成图示例图示例图微机原理与接口技术第4版机械工业出版社2.2.全相关映射（全相关映射（Full Associative MappingFull Associative Mapping）将一个主存块存储到任意一个将一个主存块存储到任意一个CacheCache行行使用灵活、利用率高，但实现电路比较复杂使用灵活、利用率高，但实现电路比较复杂高速缓存容量高速缓存容量m m2 2s s行行2 2s+ws+w字字主存容量主存容量M M2 2

46、n n字字2 2n-wn-w主存块主存块标签存储器保存完整的标签存储器保存完整的主存块地址主存块地址：t tn-wn-wn n位主存地址由位主存地址由2 2个部分组成：个部分组成：n nt tw w高高t t位作标签位作标签最低最低w w位区别字位区别字高高速速缓缓存存控控制制逻逻辑辑必必须须比比较较全全部部标标签签存存储储器器的内容，才能确定是否命中的内容，才能确定是否命中组成图组成图示例图示例图微机原理与接口技术第4版机械工业出版社3.3.组相关映射（组相关映射（Set Associative MappingSet Associative Mapping）将将多多个个CacheCache行

47、行作作为为一一个个组组（SetSet），组组内内各各个个CacheCache行采用全相关映射，各个组间采用直接映射行采用全相关映射，各个组间采用直接映射取取直直接接映映射射的的简简单单和和全全相相关关映映射射的的灵灵活活，而而克克服服两者的不足两者的不足所有组中同位置所有组中同位置CacheCache行称为一路（行称为一路（WayWay）通通常常采采用用2 2、4 4、8 8或或1616个个为为一一组组 ，分分别别被被称称为为2 2路路、4 4路、路、8 8路或路或1616路组合相关映射路组合相关映射比比较较s s索索引引的的2 2、4 4、8 8或或1616个个标标签签存存储储器器内内容容，

48、说说明是否命中明是否命中组成图组成图示例图示例图只有一路（每组只有一个只有一路（每组只有一个CacheCache行）就是直接相关映射行）就是直接相关映射只有一组（每个只有一组（每个CacheCache行都是一路）就是全相关映射行都是一路）就是全相关映射微机原理与接口技术第4版机械工业出版社6.3.3 6.3.3 替换算法替换算法直接映象只有一个直接映象只有一个CacheCache行可以选择行可以选择组合相关和全相关有多个组合相关和全相关有多个CacheCache行可以选择行可以选择替换算法有多种：替换算法有多种：1.1.随机法随机法(random)(random)随意选择被替换的行，不依赖以前

49、的使用情况随意选择被替换的行，不依赖以前的使用情况2.2.先进先出法先进先出法(FIFO:first in first out)(FIFO:first in first out)替换最早（存放时间最长）的行替换最早（存放时间最长）的行3.3.最近最少使用法最近最少使用法(LRU:least-recently used)(LRU:least-recently used)本本指指替替换换近近期期最最少少使使用用的的行行，实实际际实实现现的的是是替替换换最最久久没没有有被使用的被使用的行行4.4.最不常用最不常用(LFU:least-frequently used)(LFU:least-freque

50、ntly used)替换使用次数最少的替换使用次数最少的行行微机原理与接口技术第4版机械工业出版社LRULRU替换算法替换算法LRULRU能能较较好好地地反反映映程程序序的的局局部部性性，因因而而其其命命中中率率较较高，应用广泛；但实现的硬件较复杂高，应用广泛；但实现的硬件较复杂2 2路路组组相相联联：使使用用一一个个U U位位。某某个个CacheCache块块被被访访问问，该块该块U U位置位置1 1；对应块；对应块U U位置位置0 0。替换。替换U U位为位为0 0的块的块4/8/164/8/16路路组组相相联联：运运用用堆堆栈栈型型算算法法。最最近近访访问问的的块块放放上上面面，最最下下