基于虚拟串口的嵌入式系统测试卡设计.pdf

《基于虚拟串口的嵌入式系统测试卡设计.pdf》由会员分享，可在线阅读，更多相关《基于虚拟串口的嵌入式系统测试卡设计.pdf（61页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、磊纠犬学硕士专业学位论文(2 0 0 8 届)基于虚拟串口的嵌入式系统测试卡设计E m b e d d e dS y s t e mV i s u a lC O MP o r tT e s t i n gC a r dD e s i g n研究生姓名薛震宇指导教师姓名煎璺墨专业学位名称电子与通信工程研究万同星旦塾论文提交日期2 塑!Q 盟基于虚拟串口的嵌入式系统测试卡设计中文摘要基于虚拟串口的嵌入式系统测试卡设计中文摘要本文论述了基与虚拟串口的嵌入式系统测试卡的设计方案，应用此测试卡可以实现小型嵌入式系统的测试要求。整个测试系统由上位机P C，测试卡，待测嵌入式对象组成。上位机P C 的应用程

2、序实现了基于S C P I 协议的测试指令发送和测试结果显示的功能，与测试卡通过U S B 接口通讯。测试卡由与P C 通讯的U S B 接口电路，主控芯片A V R 单片机A T M E G A 3 2 外围电路，以及电平转换，数字电源，A D C，D A C，I O 扩展电路几个部分组成，其中F T D l 2 4 5 芯片实现了虚拟串口的U S B 通讯电路。A T M E G A 3 2 与F T D l 2 4 5 进行八位并行信号传输，并以S P I 总线与待测嵌入式对象通讯。文中论述了测试卡的组成电路，P C 端应用程序及A T M E G A 3 2 代码流程的设计，且对测试卡

3、的实时通讯信号质量和硬件调试过程进行了介绍。通过一款实际的嵌入式对象测试实验描述测试卡多功能的指令模式和S P I 简洁的通讯方式，对同类嵌入式系统开发具有较好的参考应用价值。关键字虚拟串口；A V R 单片机；S P I S C P I 协议作者：薛震宇指导老师：施国梁基于虚拟串口的嵌入式系统测试卡设计英文摘要E m b e d d e dS y s t e mT e s tC a r dD e s i g nB a s e dO nV i s u a lC o MP o r tF o rA b s t r a c tT h i sa r t i c l ed e t a i l ye l

4、a b o r a t et h ed e s i g ns c h e m eo fv i s u a lc o mp o r tU S Be m b e d d e ds y s t e mt e s tc a r d，t h i sc a r dC a l lb ef o rt h es m a l le m b e d d e ds y s t e mt e s t i n gr e q u i r e m e n t T h ew h o l et e s t i n gs y s t e mi sc o m p o s e db yP C，t e s tc a r da n ds

5、m a l le m b e d d e ds y s t e mw h i c hn e e dt ob et h et e s t P Ca p p l i c a t i o ns o f t w a r eh a st h ef u n c t i o no ft e s t i n gc o m m a n dt r a n s f e r r i n gw h i c hb a s e do nS C P Ip r o t o c o la n dt e s tr e s u l td i s p l a y，U S Bp o r tc o m m u n i c a t e诵t

6、ht e s tc a r d T e s tc a r dc o m p o s e d 谢t hU S Bp o r t,A T M E G A 3 2，l e v e ls h i f t，A D C，D A C，F Oe x p a n dc i r c u i t，F T D l 2 4 5a c ta st h ev i s u a lC O Mp o r tU S Bp o r t，A T M E G A 3 2t r a n s f e rp a r a l l e ls i g n a lw i mF T D l 2 4 5a n dc o m m u n i c a t e

7、s m a l le m b e d d e ds y s t e mw i t hS P Ip r o t o c 0 1 T h ea r t i c l es p e c i f yt h et e s tc a r dc i u c u i t，P Ca p p l i c a t i o ns o f t w a r ea n dA T M E G A 3 2c o d ed e s i g nf l o wc h a r t，a l s oc l a r i f yt h er e a lt i m es i g n a lq u a l i t ya n dH Wd e b u

8、gp r o c e d u r e A n df i n a l l yr e v e a lt h et e s tc a r dm u l t i f u n c t i o nc o m m a n di n s t r u c t i o na n ds i m p l e，h i g he f f i c i e n c yS P Ip t o t o c o lw h i c hc a nb ef o rt h eg o o dr e f e r e n c eo ft h es a m et e s t i n gc a r dd e s i g n K e yw o r d

9、sV is u a lC O Mp o r t；A V RA T M E G A 3 2：s P I S C P Ip r o t o c o ll IW r i t t e nb y：X u eZ h e n g y uS u p e r v i s e db y：S h iG u o l i a n g苏州大学学位论文独创性声明及使用授权的声明学位论文独创性声明本人郑重声明：所提交的学位论文是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不含其他个人或集体已经发表或撰写过的研究成果，也不含为获得苏州大学或其它教育机构的学位证书而使用过的材料。对本文的研

10、究作出重要贡献的个人和集体，均已在文中以明确方式标明。本人承担本声明的法律责任。研究生签名：二魁日期：燮学位论文使用授权声明苏州大学、中国科学技术信息研究所、国家图书馆、清华大学论文合作部、中国社科院文献信息情报中心有权保留本人所送交学位论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布(包括刊登)论文的全部或部分内容。论文的公布(包括刊登)授权苏州大学学位办办理。研究生签名：蔓超妻日导师签名盈鱼当期：移3，o F基于虚拟串口的嵌入式系统测试卡设计第一章序言第一章序言嵌入式系统(E

11、 m b e d d e dS y s t e m s)是指用于实时控制、监视、管理或辅助其他设备设施运行的设备，硬件形式的嵌入系统多为专用的或可编程控制的芯片，是最主要的嵌入式系统。嵌入式系统已经广泛应用于人类生活中，包括消费电子产品、交通系统、工业过程控制等等。嵌入式系统安全性的失效可能会导致灾难性的后果，即使是非安全性系统，由于大批量生产也会导致严重的经济损失，这就要求对嵌入式系统，包括嵌入式软硬件进行严格的测试、确认和验证。目前业界针对嵌入式系统的测试大多使用以N l(N a t i o n a li n s t r u m e n t)为代表的虚拟仪器测试方案，由专用的P C I P

12、 C I E 测试界面卡(如N IP C I 6 0 2 5 E 系列)和L a b v i e w应用程序函数库组成，功能强大，适合大型嵌入式系统复杂功能的测试。但是对于一般小型嵌入式系统而言，运用此系统具有成本高，测试界面卡I O 使用率低的缺点，因此不适合使用此测试方案。基与此本文设计了一款多功能测试卡，能够满足小型嵌入式系统接口简单，测试功能较单一的要求，可以广泛应用于以消费电子产品为代表的系统测试。测试卡与待测对象以S P I 总线连接，接口简洁，只需五根信号线即可实现数据双向传输。测试卡与P C 端通过U S B 口连接，即插即用，连接方便，以S C P I 指令方式传输数据。其中

13、由F T D I 公司的虚拟R S 2 3 2F T D l 2 4 5 芯片实现U S B 数据传输，所有数据转换操作均由F T D l 2 4 5 硬件实现。P C 端应用软件直接调用F T D I 提供的D L L 驱动包，按照R S R 2 3 2 标准协议编写程序。对于F T D l 2 4 5 系列I C 在国外的应用已经很普遍，大量应用于各种U S B 接口的开发中，国内开发在该领域起步较晚，涉及范围还未广泛，只有少量的基与此I C 的开发见诸文献报道。而基于虚拟串口，同时应用S C P I 和S P I 传输协议的测试卡方案在国内外还未见有文献报道。因此，本课题对小型嵌入式系统

14、的测试卡设计过程及方法的探索研究，对于国内相关进行嵌入式系统的测试研发的企业和科研机构，具有一定的参考应用价值。基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理第二章嵌入式系统测试卡原理2 1 嵌入式测试卡结构框图整个测试卡系统由测试卡与P C 通讯接口电路，A T M E G A 3 2 单片机外围电路，功能扩展电路3 大部分组成(见图2 1)。由于考虑到需要满足一般小型嵌入式系统的测试要求因此添加了功能扩展电路，其中包括数字电源；A D C 转换；信号电平转换；扩展功能芯片；调试用7 段L E D 等；拨段开关等。以下详细介绍了各电路的工作原理。P C 端应用程序一U8B 接口

15、J虚拟串口U S B ol1 2 C olF F _ P R O M o(F T D l 2 4 5)Jr 1S T 9 3 C 4 f 舻并行接口J单片机一直r 脚A 3 2+J数字电源jD A C M A X 51 7 7 段码L E D 显示j扩展I O 芯片jM A X 6 9 5 6 A A X,信号电平转换一7 4 U，C 4 2 4 5 一S P 屏蔽双绞线0接口一S P I 一待测嵌入式系统一图2 1 测试卡结构框图2S P pI S P&一J T A G J基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理2 2 测试卡与P C 通讯接口电路测试卡与P C 通过U

16、S B 连接，由U S B 接口电路和F T D l 2 4 5 外围电路两部分组成。此U S B 接口电路主要功能是P C 应用程序发送S C P I 指令给F T D l 2 4 5，F T D l 2 4 5再将指令转换为八位并行信号给A T M E G A 3 2 单片机处理。同时A T M E G A 3 2 将待测对象的指令返回值发送给F T D I，F T D I 转换成U S B 信号后传输给P C 应用程序。这是一个双向数据交换的接口电路。2 2 1U S B 接口电路F T D l 2 4 5U S B 接口使用F T D I 推荐的典型电路(见图2 2)，其中P C 端D

17、+与D 通过L C 网络直接连接到F T D l 2 4 5 的U S B 口。该电路所选用的元器件值可以符合F T D l 2 4 5 的阻抗匹配特性。U S B 数据线串联C M T 9 0 8 电感L 1 2 可以提高D+和D 共模抑制比，增强了信号抗干扰能力。D+，D，V C C 上的接地压敏电阻选用参数为(2 7 V，1 8 P F)，可以有效抵抗E S D 瞬间大电流，低容值可以防止高频信号的过度衰减引起失真。在实际设计过程中压敏电阻容值的选取是个反复的过程，最终本电路选用18 P F。图2 2U S B 接口电路3基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理2 2

18、 2F T D l 2 4 5 及外围电路F T 2 4 5 A M 是美国F T D I 公司生产的一种U S B 专用芯片。它具有功能强、体积小、传输速度快、符合U S B l 1 技术规范、易于微处理器接口等特点并具有这样的一些硬件特性：单芯片的U S B 与并行八位F I F O 双向数据传输，R X 缓冲超时设为可调，集成了上电自复位电路，6 M H Z-4 8 M H Z 时钟倍频锁相环等功能。P C 端应用程序调用V C P(虚拟串口)驱动可达3 0 0 K 字节秒，完全可以满足小型嵌入式系统的测试数据传输要求。与M C U 通讯只用简单的4 线握手信号，片上集成了完整的U S

19、B 协议，也就是说不需要额外对这颗芯片编写程序。F T D I 目前免费提供V C P 驱动，因此对于本案设计就不需要再开发U S B 驱动了。使用F T 2 4 5 A M 可大大简化其外围电路，使测试卡更趋于小型化。F T D l 2 4 5 与A T M E G A 3 2 的I O 连接参考F T D I 推荐的典型电路，见图2 3。卓t 4 机图2 3F T D l 2 4 5 与M C UI o 连接实际整体外围电路见图2 4。F T D l 2 4 5 电源引脚A V C C，V C C 直接由U S B5 V 供电。3 V 3O U T 来自F T D I 内部集成的5 V 转

20、3 3 V 的电压转换器输出，它的主要目的是将内部3 3 V 供电给U S B 数据收发内核和R S T O U W 引脚，外接3 3 n F 的陶瓷电容耦合接地。时钟引脚接6 MH Z 晶体振荡器，频偏电容选用1 8 P F 高频陶瓷电容。时钟信号经内部8 倍分频后再供给锁相环做基频信号。本电路应用时F T D l 2 4 5 只需要上电自复位即可，因此R E S E T 脚电平一直拉高。E E D A T A，E E S K，E E C S 为E E P O R M1 2 C接口，支持9 3 C 4 6(9 3 C 5 6 或9 3 C 6 6)。E E P R O M 可存放U S BV

21、 I D(V e n d e rI D)，4基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理P I D(P r o d u c tI D)，序列号，产品描述字符等信息。如果不外接E E P R O MF T 2 4 5 B M 会使用自己内建默认的V I D，P I D 等。在本设计中未使用E E P R O M，所以测试卡U S B描述符中不会有序列号产生。R D，W R，T X E，R X F 为F T D I 与A T M E G A 3 2 的四线握手信号。R D 为A T M E G A 3 2从F T D I 读取U S B 数据，低电平有效。W R 为A T M E

22、G A 3 2 向F T D I 写入U S B 数据，高电平有效。R X F 表示F T D IU S B 接收缓冲区为空，低电平有效，此时A T M E G A 3 2可以向F T D I 写入数据。T X E 表示F T D I 发送缓冲区已满，低电平有效，此时告知A T M E G A 3 2 暂停向F T D I 的数据写入。此电路的功耗设计规范为U S B 口插入P C 时F T D l 2 4 5 消耗电流(1 0 0 m A。图2 4F T D l 2 4 5 及外围电路2 3A T M E G A 3 2 单片机外围电路E G A 3 2F T D l 2 4 5 的数据指令

23、需要单片机来处理，同时单片机还需要获取待测嵌入式对象的指令返回值，因此在设计时考虑到使用5 l 系列、P I C、及A V R 单片机，最终根基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理据测试卡的要求达到的指标选用了A T M E L 公司的A V RA T M E G A 3 2。A V R 与5 1、P I C 单片机相比具有一系列的优点，主要体现在这几个方面：l、在相同的系统时钟下A V R 运行速度最快。A V R 单片机采用增强的R I S C 结构，每M H z 可实现1 M I P S的处理能力。2、A V R 单片机的F L A S H 可以反复烧写、支持在I

24、S P 在线编程(烧写)。3、片内集成多种频率的R C 振荡器、上电自动复位、看门狗、启动延时等功能，使得电路设计变得非常简单。4、每个I O 口作输出时都可以输出很强的高、低电平，作输入时I O 口可以是高阻抗或者带上拉电阻。5、片内具有丰富实用的资源，如A D 模数器、D A 数模器，丰富的中断源、S P I、U S A R T、T、通信口、P W M 等等。6、片内F L A S H 空间大。实际电路选用了Q F P 4 4 封装的I C，A T M E G A 3 2 单片机外围电路如图2 5。图2 5A T M E G A 3 2 单片机外围电路A T M E G A 3 2 的各个

25、I O 都由内部代码做了相应的功能配置：M O S I H，M I S O H，S C K H 为S P I 总线，与待测嵌入式对象S F I 接口通讯，工作时由电平转换器转换为待测对象的S P I 电平。复位引脚采用上电复位方式jR C 充电电路可以保证R E S E T在1 0 m s 内达到高电平。外部振荡器选用频率为1 6 MH Z 的晶振，频偏陶瓷电容1 8 P F，在此时钟下S P I 传输速率达到0 1 2 5 M b p s，即16 K 字节秒，这个速率对于测试命令6基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理与数据传输来说完全够用。D O-D 7 为8 位并行

26、I O 口，A T M E G A 3 2 直接与F T D l 2 4 5通过这个8 位端口进行通讯。S D A，S C L 为1 2 C 接口，需要外部上拉3 3 K 电阻。1 2 C器件有A D C，D A C，I O 扩展芯片，相应器件通过各自S l a v ea d d r e s s 由A T M E G A 3 2选中。Y 23 2 KH Z 晶振为A T M E G A 3 2 休眠模式下的时钟源，需将A T M E G A 3 2 熔丝位C K S E L 设置为“1 0 0 1 以选择低频晶体振荡器。R Du S B，W RU S B，U S BT XF U L L，U S

27、 BR XE M P T Y 为与F T D I 的握手信号。其它I O 口为一些逻辑器件如缓冲器的使能控制信号。2 4 功能扩展电路测试卡集成了以下几个功能电路用以满足小型嵌入式对象的测试要求。2 4 1 数字电源电路数字电源可以直接提供任何不超过5 V 的直流电压给待测嵌入式系统作为工作电源，而不需要外加电源工作。数字电源电路由M A X 5 1 7D A C 芯片及参考电压生成器L M 4 0 4 1 组成。具体电路见图2 6。图2 6数字电源电路7U U 州旧剞基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理L M 4 0 4 I 是高精度的稳压器，应用时无须外接电容。元器

28、件技术参数为：输出电压+-0 1 2 5 度室温；输出噪声2 0 u V r m s。R 8 的选择应确保L M 4 0 4 1-E 作电流在6 0 u A到1 2 m A 之间。U 1 1 选用的是L M 4 0 4 1 A D J 即可调稳压输出I C，F B 端需接反馈分压电阻。具体计算公式如下：V R E F=V r e t I(R 9 瓜1 0)+1】V r e f=A v o(A V m f A V O)+V y，V)，=1 2 4 0 VV 0=v 0 V y其中A V r e f A V O 典型值是1 5 5 m V V，因此可计算得V R E F=2 4 7 V。注：V r

29、 e f 为L M 4 0 4 1 内部参考电压；V R E F 为电路部分输出电压。实测V R E F 输出为2 4 6 8 V，与理论计算的结果一致。此电压输出至M A X 5 1 7 的参考电压引脚R E F 0。M A X 5 1 7 为D A 转换器，其串行1 2 C 数据传输率达4 0 0 K B P S，S C L 最高达4 0 0 K H Z。每帧数据传输包括帧头，从地址，命令字，停止位。M A X 5 1 7 有一个7 位的从地址(s l a v ea d d r e s s)，前3 位(M S B)由出厂时设置成固定值0 1 0，A D O，A D l口的设置决定了低位的地

30、址(L S B)，此电路中M A X 5 1 7S l a v ea d d r e s s 设为“0 1 0 1 1 0 0”。A T M E G A 3 21 2 C 的指令先选中此S l a v ea d d r e s s，然后发送D A C 值指令使得M A X 5 1 7输出相应的模拟电压。2 4 2A D C 转换电路模数转换电路用来精确量测待测嵌入式系统的一些模拟信号，如D C D C 转换后的电压，I CI O 口直流电平等。A D C 芯片选用1 2 3 6 E U A，电路见图2 7。8基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理S U r 四A 强l：S

31、 S：0 1 1O 王图2 7A I)C 转换电路燃1 2 3 6 E U A 是个1 2 位，1 2 C 总线协议的高精度A D C，采用逐次逼近转换法。最高采样速率9 4 4 k b p s，内部参考电压是4 0 9 6 V。1 2 C 串行总线数据传输率达到1 7 M H Z。A D C 输入端小信号带宽为5 M H Z，为保证输入信号采样精度，需要加入输入脚旁路电容以保证带宽。1 2 C 总线数据传输时，上位机(A T M E G A 3 2)初始化一个开始状态(S)，S C L 电平维持高电平时S D A 电平从高变为低。上位机以停止位(P)终止数据的传输，S C L 电平维持高电平

32、时S D A 电平从低变为高。A T M E G A 3 2 与A D C 通信是以起始位+S L A v EA D D R E S S 的1 2 C 指令模式。M A X l 2 3 6 S L A V EA D D R E S S 是I C 出厂值“0 11 0 1 0 0”，不需要A n 腥G A 3 2 发送1 2 C指令编程设置。当M A X l2 3 6 识别到此A T M E G A 3 2 发送的S L W EA D D R E S S 时就准备开始接收或发送数据了。2 4 3 信号电平转换电路测试卡的S P I 信号电压幅值为5 V，如果待测嵌入式系统S P I 电压幅值低于

33、5 V，如典型值3 3 V，1 8 V 则需要将电平转换成统一的幅值。本设计中选用7 4 L V C 4 2 4 5 A芯片实现电压转换的功能，具体电路见图2 8。9基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理图2 8 电平转换电路7 4 L V C 4 2 4 5 A 是C M O S8 D 双电源转换器，设计为混合电源环境下的3 V 与5 V之间转换。本设计电路中D I R 拉为低，即B n 口输入，A n 口输出。待测嵌入式系统的S P I 总线低幅值电压(1 8 3 3 V)从B n 口输入，经电平转换成转换幅值为5 V 的电压从A n 口输出送至A T M E G A

34、 3 2。3 V 端口V C C B 电压范围为1 5,-,3 6 V，5 V 端口V C C A电压范围为1 5 5 5 V。2 4 4I O 扩展电路A T M E G A 3 2 的各I O 口功能由其代码定义后还需要实现按键扫描，七段码L E D驱动，逻辑信号等功能，因此测试卡按照实际测试需求选用了M A X 6 9 5 6 A A X 芯片。I O 扩展电路见图2 9。暑工 他 1 D O I R E S$1 1100o O O O图2 9i o 扩展电路1 0基于虚拟串口的嵌入式系统测试卡设计第二章嵌入式系统测试卡原理M A X 6 9 5 6 A A X 集成了1 2 C 总线，

35、其总线传输速率达到4 0 0 K b p s。所有I O 口均为推挽式逻辑输出；施密特逻辑输入。本设计中上位机(A n 肛G A 3 2)发送1 2 C 指令使I C 输出驱动7 段码L E D，并且可输出8 位逻辑端口(A U X)用以替代1 3 8 译码器。在作为输入端口使用时，P 2 8 P 3l 检测4 组按键，以1 2 C 指令返回单片机。七段码L E D 驱动端口配置为恒流L E D 驱动，其中I S E T 引脚串接限流电阻R 6 1决定了L E D 最大驱动电流，电阻值计算公式为：R I S E T-9 3 6 Ko h m I S E G，其中I S E G是设计中考虑的最大

36、工作电流，因此砒S E T=9 3 6 2 4=3 9 Ko h m。A D O 与A D l 引脚电平决定I C 的S L A V EA D D R E S S，本设计中此两引脚均拉到地，S L A V E 地址是1 0 00 0 0 0。此扩展功能电路实现的功能如下：(1)当A T M E G A 3 2 接收到非正常S C P I 指令时会通过7 端码L E D 实时的显示代表不良项目的代码。在测试卡上电时A T M E G A 3 2 会检测4 个拨端开关的状态以显示当前测试卡的卡号，这就是说在同一台电脑上最多可接1 6 片测试卡。多卡同时工作的方式可以提高测试效率。(2)除S P I

37、 通讯接口，测试卡还需要提供一些可编程逻辑电平用以待测嵌入式系统控制，因此A U X(n)8 位端口可以实现这个功能。2 5 小结本章介绍了测试卡整体的框架结构和各相应电路的搭建及其实现的功能。其中F T D l 2 4 5U S B 芯片因为其较高的性价比和良好的技术支持成为测试卡U S B 接口的首选方案。A V RA T M E G A 3 2 相对于其它8 位单片机所具有的优势可以满足测试卡设计的需要。各功能电路之间的通讯接口与数据传输方式为下一步的软件支持提供了技术平台。基于虚拟串口的嵌入式系统测试卡设计第三章嵌入式系统测试卡程序第三章嵌入式系统测试卡程序3 1 测试系统程序结构整个

38、测试系统程序由三部分组成(见图3 1)：(1)测试卡A T M E G A 3 2 单片机A V RC 代码。实现了S P I 总线传输，1 2 C 指令发送与接收，并行信号处理与S P I 信号转换，外围器件的寄存器读写等功能。(2)P C 端应用程序，通过调用F T D I 提供的及自行编写的D L L 实现S C P I 测试指令的发送和返回结果的显示。、(3)待测嵌入式系统单片机代码。包括测试模式代码与用户应用模式代码，测试模式代码的编写需完全遵循测试卡S P I 指令模式。以下章节将详细介绍(1)(2)部分的程序设计思想。3 2 测试卡单片机程序图3 1 测试系统程序框架3 2 1A

39、 T M E G A 3 2 程序设计A T M E G A 3 2 程序流程如图3 2 所示，程序代码模块主要包括以下3 部分：1)初始化工作。设置一些特殊功能寄存器的初值，定义全局变量和子程序局部量，头文件调用，S P I 中断使能等。1 2董王室垫皇旦塑坠塞系统测试卡设计第三章嵌入式系统测试卡程序2)辅助硬件完成设备的重新列举过程。包括模拟设备的断开与重新连接，对接收到的S C P I 数据包进行分析判断，对待测嵌入式系统的请求作出响应，完成P C对待测嵌入式系统的配置任务。3)S P I 数据的接收和发送，以及外围电路的控制。图3 2A T M E G A 3 2 程序流程框图对于A

40、T M E G A 3 2S P I 数据的接收和发送，以及外围电路的控制需要进行如图3 3 所示的各接口代码编程。基于虚拟串口的嵌入式系统测试卡设计第三章嵌入式系统测试卡程序：F T D l 2 4 5-III 一一I图3 3A T M E G A 3 2 接口框图A T M E G A 3 2A V R 代码的编写使用了A T M E L 公司提供的集编译；仿真，烧录与一体的A V RS T U D l 0 4 0 以及A V RC 语言编译器W I N A V R(G C C)软件。在创建项目文件后添加A T M E G AA V R 标准头文件，如S P I，T W I，F U S E

41、 位等。程序代码的主要文件有项目文件，头文件，C 语言子程序。a v r _ t r g t c a p s代码架构主项目文件a v ri o hA n 皿G A 3 2 各端口功能定义c m d t r e e hS P I 标准指令集(由g a w kc o m m a n d-t r e e 自动转换生成)e x t e n d e d i o h扩展I O 口定义描述f u s e s hA T M E G A 熔丝位寄存器设置i o m a p h映射I O 端口变量地址s c p i hS C P I 描述符表s i m p l o n h测试卡全半双工工作模式定义s p i hS

42、 P I 主从监视模式定义t w i h1 2 C 协议a d n s cS C P I 传输函数程序代码s h a r e dr e g i s t e r c外围寄存器读写函数程序代码s i m p l o n c测试卡各功能端口程序代码其中A T M E G A 3 2 使用S P I 协议与待测嵌入式对象通信。S P I 接口的全称是”S e r i a lP e r i p h e r a lI n t e r f a c e”，意为串行外围接口，现主流单片机均有支持此协议的接口。S P I1 4基于虚拟串1：3 的嵌入式系统澳i 试卡设计第三章嵌入式系统测试卡程序接口是在C P U

43、 和外围低速器件之间进行同步串行数据传输，在主器件的移位脉冲下，数据按位传输，高位在前，低位在后，为全双工通信。数据传输速度总体来说比1 2 C总线要快，速度可达到几M b p s。S P I 接口是以主从方式工作的，这种模式通常有一个主器件和一个或多个从器件，其接口包括四种信号(见图3 4)：M O S I 一主器件数据输出，从器件数据输入。M I S O一主器件数据输入，从器件数据输出。S C L K 一时钟信号，由主器件产生。S S 一从器件使能信号，由主器件控制。图3 4S P I 接口方式A T M E G A 3 2 代码定义了S P I 三种工作模式，待测对象都是在S P I 被

44、动模式下进入测试模式。进入测试模式后待测对象根据S P I 子命令决定执行哪些操作，包括进入S P I 主动或被动模式。S P I 主动与被动模式的数据流方向参见图3 5。图3 5S P I T 作模式数据流方向其中左图为主动模式，右图为被动模式。7 4 V H C l 2 5 为C M O SO E 门缓冲器，O E 端口由A T M E G A 3 2I O 控制来切换S P I 工作于三种状态：基于虚拟串口的嵌入式系统测试卡设计第三章嵌入式系统测试卡程序1 主动模式(M a s t e rm o d e)S P I 总线直接访问测试卡。S P I 直接读或写待测系统的外围寄存器，P C

45、端应用程序直接对S P I 总线做出公断。主动模式的显著特征是不论是发送还是接收始终有S C K 信号，发送操作是由向M O S I(或S P I T X B U F)中写数据而触发的。在主模式下，A T M E G A 3 2S P I 总线按照P C 端S C P I 指令直接读写待测嵌入式对象的外围寄存器。在读操作时，这些寄存器保存并不断刷新待测嵌入式对象的一些返回结果数据，A T M E G A 3 2 读取后直接由F T D I转换为U S B 信号发送给P C 端应用程序。应用程序会对结果数据作出判断并显示出来。在写操作时，A T M E G A 3 2S P I 直接访问待测嵌入

46、式对象的外围寄存器进行相应的操作。此模式下待测系统的单片机会做为被动方，测试卡为主动方。2 被动模式(S l a v em o d e)铡试卡作为双向端口缓冲器，数据流从待测系统经S P I 传输，同时经过U S B 从P C 端传输。此时P C 端应用程序可以将测试命令放在此缓冲区以等待待测系统读取后执行相应的指令要求。指令执行完成后，待测系统的单片机会将应答信号或测试结果写在测试卡双向缓冲区中，并马上告知P C 端应用软件。此模式下待测系统的单片机会做为主动方，测试卡为被动方。被动模式的显著特征是：不论是发送还是接收始终必须在S C K 信号作用下进行，并且S P I S T E 信号必须

47、有效。当S P I S T E 信号无效时，数据的发送无法进行并且输入的数据视为无效。这是因为输入的时钟信号是与S P I C L K 的逻辑与操作，而S P I C L K信号是S P I S T E 的反转。这样当S P I S T E 为高时，就没有时钟信号输入。与主模式下基本相似，只是移位寄存器的数据移出和输入方向与之相反。3 监视模式(S P Ym o d e)测试卡监视待测系统的单片机和外围器件S P I 通讯的数据流，这些信息会连续不断的传送给P C 的测试程序。在此模式下需要用到7 4 H C T 5 9 5，它是一个8 位串行入并行出的移位寄存器。使用这个器件是有必要的，因为

48、在此模式下A T M E G A 3 2 不能够同时监视M O S I 和M I S O 信号 因此需将M I S O转换成并行信号。1 6基于虚拟串口的嵌入式系统测试卡设计第三章嵌入式系统测试卡程序3 2 2A T M E G A 3 2 程序验证A T M E G A 3 2 程序代码开发包括A T M E L 提供的W I N A V R，A V RS T U D I O 软件及S T K 5 0 0 仿真烧录三部分。A V RS t u d i o 是编写和调试A V R 应用程序的嵌入式开发环境O D E)，提供了工程管理工具，源文件编辑器，芯片模拟器和在线仿真调试(I n-c i

49、r c u i te m u l a t o r)接口。此外，A V RS t u d i o 还支持S T K 5 0 0 开发板，这个开发板可以对所有的A V R 器件编程，并且A V RS t u d i o 还支持新J T A G 在片(o n-c h i pe m u l a t o r)仿真调试器。但是A V RS t u d i o 并不直接支持A V RC 语言的编译和语法检查的功能，因此还需要用W I N A V RA V RC 语言编译器，其包括G N UG C C 编译器C 和C+。A T M E G A 3 2 程序主要用于控制A T M E G A 3 2 芯片对待测

50、嵌入式系统进行S P I 通讯，同时又与F T D I 进行8 b i t 并行数据传输，因此在单片机代码调试时需要把测试卡S P I(R J 4 5)接口与待测嵌入式系统相连接。A T M E G A 3 2 的工作指令由F T D l 2 4 58 b i t并行输入，在F T D l 2 4 5 不与P C 连接通讯的情况下，可使用A V RS T U D I O 的断点调试，通过S T K 5 0 0 仿真功能向A T M E G A 3 2 下指令，并使用示波器对电路中S P I 总线信号进行实时测量：1 S P I 被动模式(S l a v em o d e)总线信号测试。通道1