13.数据选择器与分配器(第九周).ppt

《13.数据选择器与分配器(第九周).ppt》由会员分享，可在线阅读，更多相关《13.数据选择器与分配器(第九周).ppt（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第3章章 组合逻辑电路组合逻辑电路主讲教师：黄杰波主讲教师：黄杰波1/22/2023回顾：加法器回顾：加法器半加器只求本位和，并不考虑低一位的进位；半加器只求本位和，并不考虑低一位的进位；一、半加器与全加器有何区别一、半加器与全加器有何区别全加器则把本位两位数和低一位的进位相加。全加器则把本位两位数和低一位的进位相加。1/22/2023回顾：加法器回顾：加法器串行加法器中，任一高位的加法运算必须在低位串行加法器中，任一高位的加法运算必须在低位全加器运算结束后才能进行，因此称为串行进位；全加器运算结束后才能进行，因此称为串行进位；其特点是其特点是结构简单，但运算速度慢结构简单，但运算速度慢。二

2、、串行进位加法器和并位加法器的区别二、串行进位加法器和并位加法器的区别并行加法器，也叫超前进位加法器。并行加法器，也叫超前进位加法器。其特点是其特点是结构相对复杂些，但运算速度较快结构相对复杂些，但运算速度较快。1/22/2023回顾：数值比较器回顾：数值比较器能够实现比较两个数大小的电路称为数值比较器。能够实现比较两个数大小的电路称为数值比较器。三、数值比较器的功能三、数值比较器的功能1/22/2023数据选择器与分配器数据选择器与分配器1/22/20233.7 数据选择器与分配器数据选择器与分配器一、数据选择器（多路开关）一、数据选择器（多路开关）一、数据选择器（多路开关）一、数据选择器（

3、多路开关）P.85P.85 在数字电路中，经常需要对多条传输线路中在数字电路中，经常需要对多条传输线路中的数字信号进行选择性输出，我们将此电路称为的数字信号进行选择性输出，我们将此电路称为多路选择器，多路选择器又叫做多路选择器，多路选择器又叫做数据选择器数据选择器，其，其主要功能是用做数据通路，在选择信号控制下，主要功能是用做数据通路，在选择信号控制下，从多路输入数据中，选择一路作为输出，即从多路输入数据中，选择一路作为输出，即只有只有一个公共输出端一个公共输出端，而，而输入则有多个输入则有多个 。常见数据选择器有：四常见数据选择器有：四2 2选选1 1（如（如74LS15874LS158）、

4、）、双双4 4选选1 1（如（如74LS15374LS153）、）、8 8选选1 1（如（如74LS15174LS151）、）、1616选选1 1（74LS15074LS150）等。）等。1/22/20233.7 数据选择器与分配器数据选择器与分配器 1、四选一选择器（、四选一选择器（P.85）E为使能控制端，为使能控制端，A A1 1A A0 0为地址输入信号，为地址输入信号，D D3 3-D-D0 0为数据输入端。为数据输入端。数据选择器示意图数据选择器示意图内部逻辑图内部逻辑图A1A0E1/22/20233.7 数据选择器与分配器数据选择器与分配器使能控制使能控制地址选择输入地址选择输入

5、输出输出E EA A1 1A A0 0Y Y1 10 00 00 00 0D D0 00 00 01 1D D1 10 01 10 0D D2 20 01 11 1D D3 3真值表：真值表：提示：提示：从以上逻辑式看出，数据选择器的输出包含了地址输入从以上逻辑式看出，数据选择器的输出包含了地址输入的所有最小项，因此数据选择器可以的所有最小项，因此数据选择器可以实现组合逻辑函数实现组合逻辑函数。A1A0A1A0A1A0A1A0当当E=1时，选择器不工作；当时，选择器不工作；当E=0时，逻辑式如下时，逻辑式如下:功能：功能：1/22/20233.7 数据选择器与分配器数据选择器与分配器A1A1A

6、0A0EE 功能扩展：功能扩展：两片四选一数据选择器两片四选一数据选择器构成八选一数据选择器构成八选一数据选择器1/22/20233.7 数据选择器与分配器数据选择器与分配器2、八选一选择器（、八选一选择器（74LS151）74LS151管脚排列图管脚排列图YYDAAADAAADAAADAAADAAADAAADAAADAAAY70126012501240123012201210120012+=逻辑表达式（逻辑表达式（E=0时）时）1/22/20233.7 数据选择器与分配器数据选择器与分配器使能控制输入地址输出EA2A1A0YY1010000D0D00001D1D10010D2D20011D3

7、D30100D4D40101D5D50110D6D60111D7D774LS151功能表：功能表：1/22/20233.7 数据选择器与分配器数据选择器与分配器3、数据选择器的应用、数据选择器的应用 例例1 1：【数数据据选选择择器器的的扩扩展展】试试用用一一个个双双4 4选选1 1数数据据选择器选择器74LS15374LS153接成一个接成一个8 8选选1 1数据选择器。数据选择器。DAAADAAADAAADAAADAAADAAADAAADAAAY70126012501240123012201210120012+=A1A1A0A0EE1/22/20233.7 数据选择器与分配器数据选择器与分

8、配器3、数据选择器的应用、数据选择器的应用 例例2 2：【实实现现组组合合逻逻辑辑函函数数】试试用用一一个个双双4 4选选1 1数数据据选择器选择器74LS15374LS153实现逻辑函数：实现逻辑函数：解：解：令令因为：因为：可知：可知：A1A0A1A0A1A0A1A0A1A0A1A0A1A0A1A01/22/20233.7 数据选择器与分配器数据选择器与分配器3、数据选择器的应用、数据选择器的应用 例例3 3：【实现组合逻辑函数实现组合逻辑函数】用八选一数据选择器实现用八选一数据选择器实现函数：函数：解：用最小项写出逻辑表达式如下：解：用最小项写出逻辑表达式如下：令令C=AC=A2 2、B

9、=AB=A1 1、A=AA=A0 0，则八选一数据选择器的逻辑表达式为：，则八选一数据选择器的逻辑表达式为：对照以上两个式子可知：对照以上两个式子可知：YDAAADAAADAAADAAADAAADAAADAAADAAAY70126012501240123012201210120012+=1/22/2023根据C=A2 2、B=A1 1、A=A0 0，以及3.7 数据选择器与分配器数据选择器与分配器YY由学生作答由学生作答可画出逻辑图如下：1/22/20233.7 数据选择器与分配器数据选择器与分配器小结：由以上实例可知，利用数据选择器实现组合小结：由以上实例可知，利用数据选择器实现组合逻辑函数

10、的方法可归纳如下。（逻辑函数的方法可归纳如下。（P.88P.88）【例例3-83-8】（1）将函数转化为最小项表达式；（2）根据函数自变量个数确定数据选择器，然后将函数自变量与数据选择器地址输入端一一对应起来；（3）将表达式中存在的最小项所对应的数据输入端赋值为1，表达式中不存在的最小项所对应的数据输入端赋值为0。（4）画逻辑图。1/22/20233.7 数据选择器与分配器数据选择器与分配器二、二、二、二、数据分配器数据分配器数据分配器数据分配器 多路分配器又叫做数据分配器，其功能正好与多多路分配器又叫做数据分配器，其功能正好与多路选择器相反，它是将一路输入数据，在选择信号控路选择器相反，它是

11、将一路输入数据，在选择信号控制下，分时分配到不同的数据输出通进行制下，分时分配到不同的数据输出通进行多路输出多路输出。实际使用中，通常是用二进制译码器来实现数据实际使用中，通常是用二进制译码器来实现数据分配的功能，分配的功能，数据分配器是译码器的一种特殊应用数据分配器是译码器的一种特殊应用。1/22/20233.7 数据选择器与分配器数据选择器与分配器二、二、二、二、数据分配器数据分配器数据分配器数据分配器 下图所示是用下图所示是用74LS13874LS138译码器作为数据分配器的逻辑图。译码器作为数据分配器的逻辑图。数据分配器功能示意图数据分配器功能示意图片片选选端端逻辑图逻辑图1 1 1

12、1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 S1 S2 S3 A2 A1

13、A0 输出输出输入输入3 3线线线线-8-8线译码器线译码器线译码器线译码器74LS13874LS138功能表：功能表：功能表：功能表：1/22/20233.8 用中规模集成器件设计组合逻辑电路用中规模集成器件设计组合逻辑电路 本节介绍使用中规模集成器件设计组合逻辑电路的方法。目前设计组合逻辑电路最常用的是译码器、数据选择器、全加器等。（P.89 P.89【例例3-93-9】，【例例3-103-10】）设计的一般方法如下。（P.88）(1)(1)根据设计要求，进行逻辑抽象，确定输入和输出变量。根据设计要求，进行逻辑抽象，确定输入和输出变量。(2)(2)列出真值表，写出函数最小项表达式。列出真值

14、表，写出函数最小项表达式。(3)(3)选择合适的中规模集成器件，选择合适的中规模集成器件，通常单输出函数选用数通常单输出函数选用数据选择器，多输出函数选用译码器。据选择器，多输出函数选用译码器。(4)(4)利用控制端或增加门电路实现设计，画出电路连接图。利用控制端或增加门电路实现设计，画出电路连接图。1/22/20233.9 组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险冒险冒险冒险一、竞争一、竞争一、竞争一、竞争-冒险现象及其成因冒险现象及其成因冒险现象及其成因冒险现象及其成因n同一个门的一组输入信号，它们之前经过不同数目的门电路，经过不同长度导线的传

15、输，必然存在不同的延迟时间，导致不同路径信号到达门电路输入端的时间有先后，这种现象称为竞争。竞争是指门电路的两个输入信号同时向相反的逻辑电平跳变的现象。n逻辑门由于输入端的竞争而引起输出产生不应有的尖峰干扰脉冲的现象称为冒险。n大多数组合逻辑电路均存在着竞争，但并不是所有的竞争都会产生冒险。1/22/20233.9 组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险冒险冒险冒险逻辑图逻辑图理想工作波形理想工作波形产生产生”0”冒险波冒险波形形逻辑图逻辑图产生产生”1”冒险波冒险波形形=A+A=AA理想工作波形理想工作波形01/22/20233.9 组合逻辑电

16、路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险冒险冒险冒险二、二、二、二、竞争竞争竞争竞争-冒险现象的判别冒险现象的判别冒险现象的判别冒险现象的判别1 1、代数法判别、代数法判别2 2、卡诺图法判别、卡诺图法判别3 3、实验方法判别、实验方法判别4 4、使用计算机仿真判断、使用计算机仿真判断1/22/20233.9 组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险冒险冒险冒险（1 1）逻辑表达式判断法）逻辑表达式判断法根据组合逻辑电路写出逻辑表达式，如果某个变量的原变根据组合逻辑电路写出逻辑表达式，如果某个变量的原变量和反变量

17、同时存在，就具备了竞争的条件；当某些逻辑量和反变量同时存在，就具备了竞争的条件；当某些逻辑变量取特定值变量取特定值0或或1时，逻辑式能够化简为：时，逻辑式能够化简为：则则该组合电路存在竞争该组合电路存在竞争冒险现象。冒险现象。或或此电路在此电路在G4门输入端存在门输入端存在竞争，竞争，可能出现可能出现0冒险冒险。例：例：当当B=C=1时时，上上式式可可以以转换成：转换成：AAY+=1/22/20234.4 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路中中中中的的的的竞竞竞竞争争争争-冒冒冒冒险险险险1111yzx00 01 11 1001（2 2）卡诺图法）卡诺图法卡诺图中如果存在相切而不

18、相交的包围圈，则该组卡诺图中如果存在相切而不相交的包围圈，则该组合电路有可能存在竞争合电路有可能存在竞争冒险现象。冒险现象。（P.91P.91【例例3-123-12】）1/22/20234.4 组组组组合合合合逻逻逻逻辑辑辑辑电电电电路路路路中中中中的的的的竞竞竞竞争争争争-冒冒冒冒险险险险 由由于于竞竞争争-冒冒险险，在在电电路路中中产产生生的的尖尖峰峰脉脉冲冲是是电电路路中中的的噪噪声声，需需要要设设法法消消除除，常常用用的的消消除除方方法法有有：引引入入选选通通脉脉冲冲、修改逻辑设计、修改逻辑设计、接入滤波电容。接入滤波电容。三、三、三、三、消除竞争消除竞争-冒险的方法冒险的方法1111yzx00 01 11 1001注意：多余项在数字电路中是可有可无的无关项，它的存在与注意：多余项在数字电路中是可有可无的无关项，它的存在与否并不影响逻辑函数的值，但利用它可化简函数、消除冒险，否并不影响逻辑函数的值，但利用它可化简函数、消除冒险，从而组成新的逻辑电路，因此在数字电路设计中经常采用。从而组成新的逻辑电路，因此在数字电路设计中经常采用。