微细加工与MEMS技术-张庆中-1-引论.ppt

《微细加工与MEMS技术-张庆中-1-引论.ppt》由会员分享，可在线阅读，更多相关《微细加工与MEMS技术-张庆中-1-引论.ppt（39页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 微细加工与微细加工与MEMS技术技术电子科技大学电子科技大学微电子与固体电子学院微电子与固体电子学院张庆中张庆中教材：教材：微电子制造科学原理与工程技术微电子制造科学原理与工程技术，Stephen A.Campbell，电子工业出版社电子工业出版社主要参考书：主要参考书：微细加工技术微细加工技术，蒋欣荣，电子工业出版社，蒋欣荣，电子工业出版社 VLSI Technology,S.M.Sze半导体制造技术半导体制造技术，Michael Quirk,Julian Serda，电子工业电子工业出版社出版社第第 1 章章 引论引论1.1 主要内容主要内容 加工尺度：亚毫米加工尺度：亚毫米 纳米量级。

2、纳米量级。加工单位：微米加工单位：微米 原子或分子线度量级（原子或分子线度量级（10 8 cm）。）。加工形式：分离加工、结合加工、变形加工。加工形式：分离加工、结合加工、变形加工。微细加工技术的涉及面极广，具有微细加工技术的涉及面极广，具有“大科学大科学大科学大科学”的性质，其的性质，其发展将依赖于基础材料、器件物理、工艺原理、精密光学、电发展将依赖于基础材料、器件物理、工艺原理、精密光学、电子光学、离子光学、化学、计算机技术、超净和超纯技术、真子光学、离子光学、化学、计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、冶金化工等方面的成果。空技术、自动控制、精密机械、冶金化工等方面的

3、成果。微细加工技术的应用十分广泛，主要应用于集成电路以及微细加工技术的应用十分广泛，主要应用于集成电路以及微机电系统（微机电系统（MEMS）的制造。的制造。加工尺度：加工尺度：微米微米 纳米。纳米。1.2 微细加工技术在集成电路发展中的作用微细加工技术在集成电路发展中的作用 一、集成电路发展简史一、集成电路发展简史一、集成电路发展简史一、集成电路发展简史 58年，锗年，锗 IC 59年，硅年，硅 IC 61年，年，SSI（10 100 个元件个元件/芯片），芯片），RTL 62年，年，MOS IC，TTL，ECL 63年，年，CMOS IC 64年，线性年，线性 IC 65年，年，MSI（10

4、0 3000个元件个元件/芯片）芯片）69年，年，CCD 70年，年，LSI（3000 10万个元件万个元件/芯片），芯片），1K DRAM 71年，年，8位位 MPU IC，4004 72年，年，4K DRAM，I2L IC 77年，年，VLSI（10万万 300万个元件万个元件/芯片），芯片），64K DRAM，16位位 MPU 80年，年，256K DRAM，2 m 84年，年，1M DRAM，1 m 85年，年，32 位位 MPU，M 68020 86年，年，ULSI（300万万 10亿个元件亿个元件/芯片），芯片），4 M DRAM(8106,91 mm2,0.8 m,150 mm)

5、，于于 89 年开始商业化生产，年开始商业化生产，95 年达到生产顶峰。主要工年达到生产顶峰。主要工 艺技术：艺技术：g 线（线（436 nm）步进光刻机、步进光刻机、1:10 投影曝光、投影曝光、负负性性胶胶 正性胶、各向异性干法腐蚀、正性胶、各向异性干法腐蚀、LOCOS 元件元件 隔离技术、隔离技术、LDD 结构、浅结注入、薄栅绝缘层、多晶结构、浅结注入、薄栅绝缘层、多晶 硅或难熔金属硅化物、多层薄膜工艺等。硅或难熔金属硅化物、多层薄膜工艺等。88年，年，16 M DRAM（3107,135 mm2,0.5 m,200 mm），），于于 92 年开始商业化生产，年开始商业化生产，97 年达

6、到生产顶峰。主要年达到生产顶峰。主要 工艺技术：工艺技术：i 线（线（365 nm）步进光刻机、选择步进光刻机、选择 CVD 工艺、工艺、多晶硅化物、难熔金属硅化物多层布线、接触埋入、多晶硅化物、难熔金属硅化物多层布线、接触埋入、化学机械抛光（化学机械抛光（CMP）工艺等。工艺等。91年，年，64 M DRAM（1.4108,198 mm2,0.35 m,200 mm），），于于 94 年开始商业化生产，年开始商业化生产，99 年达到生产顶峰。主要年达到生产顶峰。主要 工艺技术：工艺技术：i 线步进光刻机、相移掩模技术、低温平线步进光刻机、相移掩模技术、低温平 面化工艺、全干法低损伤刻蚀、加大

7、存储电容工艺、面化工艺、全干法低损伤刻蚀、加大存储电容工艺、增强型隔离、增强型隔离、RTP/RTA工艺、高性能浅结、工艺、高性能浅结、CMP 工艺、生产现场粒子监控工艺等。工艺、生产现场粒子监控工艺等。92年，年，256 M DRAM（5.6108,400 mm2,0.25 m,200 mm），），于于 98 年开始商业化生产，年开始商业化生产，2002 年达到生产顶峰。年达到生产顶峰。主要工艺技术：准分子激光（主要工艺技术：准分子激光（248 nm）步进光刻机、步进光刻机、相移掩模技术、无机真空兼容全干法光刻胶、相移掩模技术、无机真空兼容全干法光刻胶、10亿个元件亿个元件/芯片），芯片），1

8、 G DRAM（2.2109,700 mm2,0.18 m,200 mm），），2000 年开始商业化生产，年开始商业化生产，2004 年达到生产顶峰。年达到生产顶峰。主要工艺技术：主要工艺技术：X 射线光刻机、超浅结（射线光刻机、超浅结（0.05 m）、）、高介电常数铁电介质工艺、高介电常数铁电介质工艺、SiC 异异质结工艺、现场质结工艺、现场 真空连接工艺、实时控制工艺的全面自动化等。真空连接工艺、实时控制工艺的全面自动化等。97年，年，4 G DRAM（8.8109,986 mm2,0.13 m,300 mm），），2003 年进入商业化生产。年进入商业化生产。02年，年，2 G、0.1

9、3 m，（，（商业化生产）商业化生产）04年，年，4 G、0.09 m，（，（商业化生产）商业化生产）06年，年，8 G、0.056 m，（，（商业化生产）商业化生产）二、集成电路的发展规律二、集成电路的发展规律二、集成电路的发展规律二、集成电路的发展规律 集成电路工业发展的一个重要规律即所谓集成电路工业发展的一个重要规律即所谓 摩尔定律摩尔定律摩尔定律摩尔定律。Intel 公司的创始人之一戈登公司的创始人之一戈登摩尔先生在摩尔先生在 1965 年年 4月月19日发表于日发表于电子学杂志电子学杂志上的文章中提出，集成电路的能力上的文章中提出，集成电路的能力将每年翻一番。将每年翻一番。1975

10、年，他对此提法做了修正，称集成电路年，他对此提法做了修正，称集成电路的能力将每两年翻一番。的能力将每两年翻一番。摩尔定律最近的表述：在价格不变的情况下，摩尔定律最近的表述：在价格不变的情况下，集成电路集成电路集成电路集成电路芯片上的晶体管数量每芯片上的晶体管数量每芯片上的晶体管数量每芯片上的晶体管数量每 1818 个月翻一番，即每个月翻一番，即每个月翻一番，即每个月翻一番，即每 3 3 年乘以年乘以年乘以年乘以 4 4。集成电路工业发展的另一些规律集成电路工业发展的另一些规律集成电路工业发展的另一些规律集成电路工业发展的另一些规律 建立一个芯片厂的造价也是每建立一个芯片厂的造价也是每建立一个芯

11、片厂的造价也是每建立一个芯片厂的造价也是每 3 3 年乘以年乘以年乘以年乘以 4 4；线条宽度每线条宽度每线条宽度每线条宽度每 6 6 年下降一半；年下降一半；年下降一半；年下降一半；芯片上每个器件的价格每年下降芯片上每个器件的价格每年下降芯片上每个器件的价格每年下降芯片上每个器件的价格每年下降 30%30%40%40%；晶片直径的变化：晶片直径的变化：晶片直径的变化：晶片直径的变化：60年：年：0.5 英寸，英寸，65年：年：1 英寸，英寸，70年：年：2 英寸，英寸，75年：年：3 英寸，英寸，80年：年：4 英寸，英寸，90年：年：6 英寸，英寸，95年：年：8 英寸（英寸（200 mm

12、），），2000年：年：12 英寸（英寸（300 mm）。）。美国美国 1997 2012 年半导体技术发展规划年半导体技术发展规划 1997 1999 2001 2003 2006 2009 2012 比特比特/芯片芯片 256M1 G4 G 16 G 64 G256 G特征尺寸特征尺寸（m）0.250.180.150.130.10.070.05晶片直径晶片直径（mm）200300300300300450450 三、集成电路的发展展望三、集成电路的发展展望三、集成电路的发展展望三、集成电路的发展展望 目标：集成度目标：集成度 、可靠性、可靠性 、速度、速度 、功耗、功耗 、成本、成本 努力方

13、向：线宽努力方向：线宽 、晶片直径、晶片直径 、设计技术、设计技术 可以看出，专家们认为，可以看出，专家们认为，在未来一段时期内，在未来一段时期内，在未来一段时期内，在未来一段时期内，ICIC 的发展的发展的发展的发展仍将遵循摩尔定律，仍将遵循摩尔定律，仍将遵循摩尔定律，仍将遵循摩尔定律，即集成度每即集成度每 3 年乘以年乘以 4，而线宽则是每，而线宽则是每 6年下降一半。年下降一半。硅技术过去一直是，而且在未来的一段时期内也还将是微硅技术过去一直是，而且在未来的一段时期内也还将是微硅技术过去一直是，而且在未来的一段时期内也还将是微硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主

14、体。电子技术的主体。电子技术的主体。电子技术的主体。目前硅器件与集成电路占了目前硅器件与集成电路占了 2000多亿美元的多亿美元的半导体市场的半导体市场的 95%以上。以上。大规模集成电路发展的几个趋势大规模集成电路发展的几个趋势大规模集成电路发展的几个趋势大规模集成电路发展的几个趋势:1、单片系统集成（、单片系统集成（SOC）2、整硅片集成（整硅片集成（WSI）3、半定制电路的设计方法半定制电路的设计方法 4、微机电系统（、微机电系统（MEMS）5、真空微电子技术真空微电子技术 四、集成电路发展面临的问题四、集成电路发展面临的问题四、集成电路发展面临的问题四、集成电路发展面临的问题 1 1、

15、基本限制、基本限制、基本限制、基本限制 如热力学限制。由于热扰动的影响，数字逻辑系统的开关如热力学限制。由于热扰动的影响，数字逻辑系统的开关能量至少应满足能量至少应满足 ES 4kT=1.6510-20 J。当沟道长度为当沟道长度为 0.1 m 时，开关能量约为时，开关能量约为 510-18 J。在亚微米范围，从热力学的角度在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，现在的最小加工单位通常大于这个数值。可加工单位，现在的最小加工单位通常大于这个数值。2 2、器件与工艺限制、器件与工艺限制、器

16、件与工艺限制、器件与工艺限制 3 3、材料限制、材料限制、材料限制、材料限制 硅材料较低的迁移率将是影响硅材料较低的迁移率将是影响 IC 发展的一个重要障碍。发展的一个重要障碍。4 4、其他限制、其他限制、其他限制、其他限制 包括电路限制、测试限制、互连限制、管脚数量限制、散包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。热限制、内部寄生耦合限制等。1.3 集成电路制造的基本工艺流程集成电路制造的基本工艺流程 器件设计器件设计 芯片制造芯片制造 封装测试封装测试电路设计电路设计材料制备材料制备CrystalGrowthSlicingGraphite HeaterS

17、i MeltSi CrystalPolishingWaferingHigh Temp.AnnealingFurnaceAnnealed WaferDefect FreeSurface byAnnealing(Surface Improvement）Surface DefectMapPolished Wafer88 die200-mm wafer232 die300-mm wafer 横向加工：横向加工：横向加工：横向加工：图形的产生与转移（又称为光刻，包括曝光、图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）显影、刻蚀等）纵向加工：纵向加工：纵向加工：纵向加工：掺杂（扩散、离子注入）、掺

18、杂（扩散、离子注入）、薄膜制备（热氧化、蒸发、溅射、薄膜制备（热氧化、蒸发、溅射、CVD 等）等）芯片制造芯片制造涂光刻涂光刻胶（正）胶（正）选择曝光选择曝光热热氧化氧化SiO2一、一、一、一、PNPN 结的制造工艺流程结的制造工艺流程结的制造工艺流程结的制造工艺流程N去胶去胶掺杂掺杂显影（第显影（第 1 次图形转移）次图形转移）刻蚀（第刻蚀（第 2 次图形转移）次图形转移）NP镀铝膜镀铝膜光刻铝电极光刻铝电极CVD 淀积淀积 SiO2 膜膜光刻接触孔光刻接触孔二、典型的双极型集成电路工艺流程二、典型的双极型集成电路工艺流程二、典型的双极型集成电路工艺流程二、典型的双极型集成电路工艺流程 衬衬

19、底底制制备备 热热氧氧化化 隐隐埋埋层层光光刻刻 隐隐埋埋层层扩扩散散 外外延延淀淀积积 热热氧氧化化 隔隔离离光光刻刻 隔隔离离扩扩散散 热热氧氧化化 基基区区光光刻刻 基基区区扩扩散散 再再分分布布及及氧氧化化 发发射射区区光光刻刻 （背背面面掺掺金金）发发射射区区扩扩散散 氧氧化化 接接触触孔孔光光刻刻 铝铝淀淀积积 反反刻刻铝铝 铝铝合金合金 淀积钝化层淀积钝化层 压焊区光刻压焊区光刻 中测中测 衬底制备、热氧化、第衬底制备、热氧化、第衬底制备、热氧化、第衬底制备、热氧化、第 1 1 次光刻、隐埋层扩散次光刻、隐埋层扩散次光刻、隐埋层扩散次光刻、隐埋层扩散 杂杂质质选选择择原原则则：杂

20、杂质质固固溶溶度度大大，以以使使集集电电极极串串联联电电阻阻降降低低；高高温温时时在在硅硅中中的的扩扩散散系系数数要要小小，以以减减小小外外延延时时埋埋层层杂杂质质上上推推到到外外延延层层的的距距离离；与与硅硅衬衬底底的的晶晶格格匹匹配配好好，以以减减小小应应力力。最最理理想想的隐埋层杂质为的隐埋层杂质为 As。对于模拟电路，可选外延层电阻率对于模拟电路，可选外延层电阻率 epi=0.5 5.cm，厚度厚度 Tepi=7 17 m。外延层淀积、热氧化外延层淀积、热氧化外延层淀积、热氧化外延层淀积、热氧化 对对于于数数字字电电路路，可可选选外外延延层层电电阻阻率率 epi=0.2 .cm，厚厚度

21、度Tepi=3 7 m；第第第第 2 2 次光刻、次光刻、次光刻、次光刻、隔离扩散隔离扩散隔离扩散隔离扩散 在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。热氧化、第热氧化、第热氧化、第热氧化、第 3 3 次光刻、基区扩散次光刻、基区扩散次光刻、基区扩散次光刻、基区扩散 形成形成 NPN 管的基区及扩散电阻。管的基区及扩散电阻。热氧化、第热氧化、第热氧化、第热氧化、第 4 4 次光刻、次光刻、次光刻、次光刻、发射区扩散发射区扩散发射区扩散发射区扩散 包括集电极接触孔光刻与包括集电极接触孔光刻与 N+扩散，以减小接触电阻。扩散，以减小接触电

22、阻。氧化、第氧化、第氧化、第氧化、第 5 5 次光刻（接触孔光刻次光刻（接触孔光刻次光刻（接触孔光刻次光刻（接触孔光刻 ）铝淀积、第铝淀积、第铝淀积、第铝淀积、第 6 6 次光刻、铝合金次光刻、铝合金次光刻、铝合金次光刻、铝合金 钝钝钝钝化化化化：可可采采用用等等离离子子增增强强化化学学汽汽相相淀淀积积（PECVD）Si3N4 钝化膜，一般淀积温度钝化膜，一般淀积温度 300。第第第第 7 7 次光刻次光刻次光刻次光刻（开压焊孔）（开压焊孔）引线压焊、封装及测试引线压焊、封装及测试引线压焊、封装及测试引线压焊、封装及测试 从上述芯片制造工艺过程可以看到，共进行了从上述芯片制造工艺过程可以看到，

23、共进行了 7 次光刻次光刻，需要需要 7 块掩膜版。典型的集成电路制造工艺需要块掩膜版。典型的集成电路制造工艺需要 15 20 块不同块不同的掩膜版，某些的掩膜版，某些 BiCMOS 工艺更需要工艺更需要 28 块掩膜版。此外，还块掩膜版。此外，还要涉及到氧化、外延、离子注入或扩散、化学汽相淀积、金属要涉及到氧化、外延、离子注入或扩散、化学汽相淀积、金属化和钝化等工艺。掌握了这些工艺技术，就掌握了制造集成电化和钝化等工艺。掌握了这些工艺技术，就掌握了制造集成电路的基本技术。路的基本技术。SGD三、三、三、三、MOSFETMOSFET 集成电路集成电路集成电路集成电路 N 沟道硅栅沟道硅栅 MOSFET 剖面图剖面图PNN CMOS 结构剖面图结构剖面图Silicon substratedrainSilicon substrateTop protective layerMetal layerInsulation layersRecessed conductive layerConductive layer