高级电梯安装维修工课件.ppt
《高级电梯安装维修工课件.ppt》由会员分享,可在线阅读,更多相关《高级电梯安装维修工课件.ppt(493页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、高级电梯维修工1.1电子技术基本电路1.2电子技术实训指导2.1PLC控制电梯系统的设计2.2PLC电梯运行控制2.3电梯轿厢位置的确定与显示2.4PLC控制电梯的指令登记与定向2.5自动开关门电路2.6PLC控制电梯的程序流设计2.7PLC控制电梯的安全保护、检修运行编程3.1微机控制电梯基本调试3.2 微机控制电梯的常见故障诊断和排除4.1电梯大修常用工具及设备清单4.2电梯曳引机的维修4.3电磁制动器的维修4.4减速箱的维修4.5曳引钢丝绳的维修4.6层、轿门的维修1.1电子技术基本电路1.1.1放大电路1.1.2555定时器芯片的应用1.1.3触发器电路1.1.4计数器电路1.1.5D
2、/A和A/D转换电路1.1.1放大电路1.1.1.1放大电路的组成图1-1放大电路组成框图1.1.1放大电路1.1.1.2集成运放1.反相放大器输出信号与输入信号相位相反,且存在比例关系的放大器,称为反相放大器,如图1-2a所示。2.同相放大器输出信号与输入信号相位相同,且存在比例关系的放大器,称为同相放大器,如图1-2b所示。图1-2反相放大器及同相放大器a)反相放大器b)同相放大器1.1.1放大电路图1-3过零比较器3.过零比较器图1-3所示为过零比较器。1.1.2555定时器芯片的应用1.1.2.1555定时器的功能简介图1-4555定时器的内部电路和电路符号a)内部电路b)电路符号1.
3、1.2555定时器芯片的应用1.1.2.2555定时器的基本功能(1)当uI12VCC/3,uI2VCC/3时,比较器 C1输出低电平,C2输出高电平,基本RS触发器被置0,放电管VT导通,输出端uo为低电平。(2)当uI12VCC/3,uI2VCC/3时,比较器 C1输出高电平,C2输出低电平,基本RS触发器被置1,放电管VT截止,输出端uo为高电平。(3)当uI1VCC/3时,比较器 C1输出高电平,C2也输出高电平,即基本RS触发器R=1,S=1,触发器状态不变,电路亦保持原状态不变。1.1.2555定时器芯片的应用表1-1555定时器的功能阈值输入端触发输入端复位输出放电管VT 00导
4、通1 0 导通1 不变 不变1.1.2555定时器芯片的应用1.1.2.3典型应用举例1.用555定时器组成施密特触发器图1-5用555定时器组成的施密特触发器a)电路b)波形1.1.2555定时器芯片的应用2.用555定时器组成单稳态触发器将555定时器的TL作为触发信号ui的输入端,放电管VT的集电极通过电阻R接EC,组成了一个反相器,其集电极通过电容C接地,便组成了图1-6a所示的单稳态触发器。图1-6用555定时器组成的单稳态触发器和多谐振荡器电路a)单稳态触发器b)多谐振荡器1.1.2555定时器芯片的应用3.用555定时器组成多谐振荡器将放电管VT集电极经电阻R1接到VCC上,便组
5、成了一个反相器。1.1.3触发器电路1.1.3.1基本RS触发器1.1.3触发器电路图1-7RS触发器的逻辑符号a)基本RS触发器b)同步RS触发器1.1.3触发器电路图1-8同步JK触发器及D触发器的逻辑符号a)同步JK触发器b)D触发器1.1.3.2同步RS触发器1.1.3.3同步JK触发器1.1.3触发器电路1.1.3.4同步D触发器1.1.3触发器电路1.1.3.5边沿JK触发器1.1.3触发器电路1.1.3.6维持阻塞D触发器1.1.3触发器电路图1-9边沿JK触发器的逻辑符号1.1.3触发器电路图1-10维持阻塞D触发器的逻辑符号1.1.4计数器电路1)按照时钟脉冲信号的特点分类,
6、可分为同步计数器和异步计数器两大类。2)按照计数的数码变化升降分类,可分为加法计数器和减法计数器,也有一些计数器既可实现加法计数又可实现减法计数,这类计数器又称为可逆计数器。3)按照输出的编码形式分类,可分为二进制计数器、二十进制计数器、循环码计数器等。4)按计数的模数(或容量)分类,可分为十进制计数器、十六进制计数、六十进制计数器等。1.1.4计数器电路图1-11同步二进制计数器CT74LS161的引脚1.1.4计数器电路1.1.4.1同步二进制计数器1.1.4计数器电路表1-2CT74LS161的功能 输入输出说明1.1.4计数器电路表1-2CT74LS161的功能CCCPCO异步置0CO
7、=C CO=000000101111计数110保持110保持01.1.4计数器电路1.1.4.2异步二进制加法计数器图1-124位异步二进制加法计数器的逻辑电路1.1.4计数器电路表1-3由JK触发器组成的4位异步二进制加法计数器的状态转换计数顺序计数器状态计数顺序计数器状态000009100110001101010200101110113001112110040100131101501011411106011015111170111160000810001.1.4计数器电路1.1.4.3异步二进制减法计数器图1-134位异步二进制减法计数器的逻辑电路1.1.4计数器电路表1-4由JK触发器组
8、成的4位异步二进制减法计数器的状态转换计数顺序计数器状态计数顺序计数器状态000009011111111100110211101101013110112010041100130011510111400106101015000171001160000810001.1.4计数器电路1.1.4.4异步十进制加法计数器1.1.5D/A和A/D转换电路1.1.5.1数模转换电路(DAC)1.D/A转换的基本原理数字量是以二进制代码按数位组合起来表示的,每一位代码都有一定的权值。图1-14DAC结构框图1.1.5D/A和A/D转换电路1.1.5D/A和A/D转换电路图1-154位D/A转换关系a)图形符号
9、b)转换关系1.1.5D/A和A/D转换电路2.4位倒T形电阻网络DAC的结构图1-16倒T形电阻网络DAC的结构3.4位倒T形电阻网络DAC电路工作原理从图中可以看出,1.1.5D/A和A/D转换电路无论数码输入端Di是0还是1,与Si相连的2R电阻都相当于接“地”(地或虚地)。1.1.5D/A和A/D转换电路4.集成DAC将电阻网络、模拟开关等集成在一块芯片上,再根据实际应用的需要,附加一些功能电路,便可构成具有各种特性、不同型号的DAC芯片,这里只介绍一种8位D/A转换器DAC0832。1.1.5D/A和A/D转换电路图1-17DAC0832的内部结构及引脚排列a)内部结构b)引脚排列1
10、.1.5D/A和A/D转换电路表1-5DAC0832各引脚的功能说明符号名称功 能 说 明ALE输入锁存选通高电平有效。与组合选通片选信号低电平有效输入锁存器写选通低电平有效。当=0且ALE=1,=0时,将数据送入锁存器;当1时,输入到锁存器的数据被锁存D/A寄存器写选通低电平有效。当=0且=0时,输入到锁存器的数据被送到D/A寄存器数据传送选通选通,低电平有效参考电压输入取值范围-10+10V外接反馈电阻端为外部运算放大器提供反馈1.1.5D/A和A/D转换电路表1-5DAC0832各引脚的功能说明DAC输出电流1DAC中为“1”的各位权电流汇集输出端。当DAC寄存器中的各位全为1时,电流最
11、大;全为0时,电流为0DAC输出电流2DAC中为“0”的各位权电流汇集输出端。当DAC寄存器中的各位全为0时,电流最大;全为1时,电流为0电源输入端供电电压范围+5+15VAGND模拟地接模拟电路地,即模拟信号与参考电压源的地DGND数字地接数字电路地,即工作电源地与数字逻辑地数据输入端8位数据并行输入1.1.5D/A和A/D转换电路图1-18DAC0832芯片的典型应用电路5.DAC的主要技术指标1.1.5D/A和A/D转换电路图1-19转换精度a)漂移误差b)比例系数误差(1)分辨率。1.1.5D/A和A/D转换电路(2)转换精度。1)非线性误差。2)比例系数误差。3)漂移误差。(3)建立
12、时间。1.1.5.2模数转换电路(ADC)(1)取样和保持。图1-20取样过程a)工作原理b)波形1.1.5D/A和A/D转换电路图1-21取样保持电路a)电路b)波形(2)量化和编码。1.1.5D/A和A/D转换电路图1-22两种量化方法的比较a)只舍不入法b)有舍有入法(3)逐次逼近型ADC。1.1.5D/A和A/D转换电路图1-23逐次逼近型ADC的结构框图1.1.5D/A和A/D转换电路表1-6=163mV的逐次比较过程比较步骤SAR设定的数码十进制数比较判断结果1286432168421110000000128留211000000192留410110000176去5101010001
13、68去610100100164留810100011163=留结果101000111631.1.5D/A和A/D转换电路图1-24逐次逼近型ADC比较输出波形(4)集成ADC。1.1.5D/A和A/D转换电路图1-25ADC0809的内部结构及引脚排列a)内部结构b)引脚排列1.1.5D/A和A/D转换电路表1-7ADC0809各引脚的功能说明符号名称功 能 说 明II模拟信号输入端8路模拟信号输入、地址输入端模拟输入端选通地址输入ALE地址锁存允许信号输入高电平有效。ALE=1时,锁存地址码,从而选通相应的模拟信号通道,以便进行A/D转换START起动信号为了起动A/D转换过程,应在此引脚加一
14、个正脉冲,脉冲的上升沿将内部寄存器全部清 0,在其下降沿开始A/D转换过程CLOCK时钟脉冲输入端一般在此端加500kHz的时钟脉冲信号1.1.5D/A和A/D转换电路表1-7ADC0809各引脚的功能说明、基准电压的正极和负极由此施加基准电压,基准电压的中心点应在/2附近,其偏差不应超过01VEOC转换结束输出信号在START信号上升沿之后18个时钟脉冲周期内,EOC信号变为低电平。当转换结束后,转换后的数据可以读出时,EOC变为高电平OE输出允许信号高电平有效。当OE=1时,打开输出锁存器的三态门,将数据送出电源输入端供电电压范围+5VGND接地端数据输出端8位数据输出1.1.5D/A和A
15、/D转换电路(5)ADC的主要技术指标1)分辨率:分辨率是指A/D转换器对输入模拟信号的分辨能力。2)转换速度:转换速度是指完成一次转换所需要的时间,转换时间是从接到转换起动信号开始,到输出端获得稳定的数字信号所经过的时间。3)相对精度:在理想情况下,输入模拟信号所有转换点应当在同一条直线上,但实际的特性不能做到输入模拟信号所有转换点在一条直线上。1.2电子技术实训指导实训1计数译码显示电路的连接及测试1.实训目的2.实训平台3.实训准备4.背景知识5.实训步骤6.考核及评分标准(见表1-11)1.实训目的2.实训平台3.实训准备4.背景知识1.2电子技术实训指导5.实训步骤6.考核及评分标准
16、(见表1-12)1.实训目的2.实训平台3.实训准备4.背景知识5.实训步骤6.考核及评分标准(见表1-15)1.实训目的2.实训平台3.实训准备1.2电子技术实训指导4.背景知识5.实训步骤6.考核及评分标准(见表1-17)1.实训目的2.实训平台3.实训准备4.背景知识5.实训步骤6.考核及评分标准(见表1-20)1.实训目的2.实训平台1.2电子技术实训指导3.实训准备4.背景知识5.实训步骤6.考核及评分标准(见表1-22)1.实训目的2.实训平台3.实训准备4.背景知识5.实训步骤6.考核及评分标准(见表1-24)1.实训目的1.2电子技术实训指导2.实训平台3.实训准备4.背景知识
17、5.实训步骤6.考核及评分标准(见表1-25)1.实训目的1)掌握计数译码显示电路的工作原理及测试方法。2)学会搭接计数译码显示电路并进行测试。3.实训准备(1)知识准备理解相关的基础知识。(2)工具准备万用表、镊子等电子电路搭接工具。4.背景知识(1)74LS9074LS90是异步二五十进制加法计数器,它既可以作为二进制加法计数器,又可以作为五进制和十进制加法计数器。图1-2674LS90芯片的引脚排列及接线方法a)引脚排列b)8421BCD码十进制计数器c)5421BCD码十进制计数器1)计数脉冲从CP输入,QA作为输出端,为二进制计数器。4.背景知识2)计数脉冲从CP输入,QD、QC、Q
18、B作为输出端,为异步五进制加法计数器。3)若将CP和QA相连,计数脉冲由CP输入,QD、QC、QB、QA作为输出端,则构成异步8421BCD码十进制加法计数器。4)若将CP与QD相连,计数脉冲由CP输入,QA、QD、QC、QB作为输出端,则构成异步5421BCD码十进制加法计数器。5)清零、置9功能。4.背景知识表1-874LS90的功能说明输入输出功能清0置9时钟R(1)R(2)S(1)S(2)CC11000000清0001110011置94.背景知识表1-874LS90的功能说明0000 1输出二进制计数1 输出五进制计数 输出8421BCD码十进制计数输出5421BCD码十进制计数11不
19、变保持4.背景知识表1-9由74LS90构成两种计数器的编码构成8421BCD码构成5421BCD码CC0000000001000110002001020013001130014010040105010151006011061007011171018100081019100191104.背景知识(2)CD4543译码器CD4543是BCD锁存/七段译码/驱动器,具有测试功能;有消隐输入端;以异或门作输出级,可方便地驱动LED数码管显示。图1-27CD4543的引脚排列4.背景知识1)第脚为LE数据锁存,当其为高电平时锁存数据。2)第6脚PH为显示方式控制。3)第7脚BI为工作消隐选择。4)AD
20、为数据输入端。5)ag为译码器输出端,可直接驱动数码管。4.背景知识表1-10CD4543的功能说明输入输出显示LEBIPHDCBAabcdefgXHXXXXXLLLLLLLHLXLLLLHHHHHHL0HLXLLLHLHHLLLL1HLXLLHLHHLHHLH2HLXLLHHHHHHLLH3HLXLHLLLHHLLHH4HLXLHLHHLHHLHH5HLXLHHLHLHHHHH6HLXLHHHHHHLLLL7HLXHLLLHHHHHHH8HLXHLLHHHHHLHH94.背景知识(3)数码管数码管有共阴极数码管和共阳极数码管之分。图1-28数码管的引脚排列a)排列形式1b)排列形式25.实训
21、步骤)将各芯片的电源及公共端分类接好。)74LS90的和端均接地,CD的数据锁存LE端接高电平,工作消隐选择BI接低电平,根据所驱动的数码管选择PH的高低电平。3)将CP和QA相连,计数脉冲由CP输入,QD、QC、QB、QA作为输出端,则构成异步8421BCD码十进制加法计数器,并通电进行测试。4)将CP与QD相连,计数脉冲由CP输入,QA、QD、QC、QB作为输出端,则构成异步5421BCD码十进制加法计数器,并通电进行测试。74LS90的R、S端正常工作时应接地。CD4543的1、6、7脚的接法不要忘记。5.实训步骤 数码管的公共端不要忘记。各芯片的电源不要忘记。引脚的顺序要记牢。6.考核
22、及评分标准(见表1-11)表1-11计数译码显示电路考核及评分标准考核项目技 术 要 求评 分 标 准配分6.考核及评分标准(见表1-11)表1-11计数译码显示电路考核及评分标准计数译码显示电路的连接及测试一、按图接线错一处不得分20分二、列写真值表错一处不得分10分三、列写状态转换表错一处不得分10分四、通电调试得到教师许可后:1)C与连接,C为输入端,计数器通电工作成功得30分2)C与连接,C为输入端,计数器通电调试成功得30分3)在规定时间内通电调试不成功或放弃此项不得分60分五、安全文明操作违反安全文明操作由教师视情况扣分:1)有作弊等违反考场纪律的行为按考场规定执行2)未将考核设备
23、复位扣20分3)未归还考试工具、仪表、图样扣50分4)造成主要设备损坏该项目记0分6.考核及评分标准(见表1-11)1)考核时间到,应即时停止操作,否则相应扣15分。2)未能完成作业可按其完成工作量的比例评分。3)安全文明生产和操作事故列入评分表中的考核项目。实训2触发脉冲生成电路的连接及测试1.实训目的1)掌握触发脉冲生成电路的工作原理及测试方法。2)学会搭接触发脉冲生成电路并进行测试。3.实训准备(1)知识准备理解相关的基础知识。(2)工具准备万用表、镊子等电子电路搭接工具。4.背景知识图1-29CD4046原理框图(1)CD4046CD4046是锁相环芯片。4.背景知识图1-30CD40
24、46的内部结构及外部引脚a)内部结构b)外部引脚4.背景知识1)第1脚为相位输出端,环路入锁时为高电平,环路失锁时为低电平。2)第2脚为相位比较器的输出端。3)第3脚为比较信号输入端。4)第4脚为压控振荡器输出端。5)第5脚为禁止端,高电平时禁止,低电平时允许压控振荡器工作。6)第6、7脚可外接振荡电容。7)第8、16脚为电源的负极和正极。8)第9脚为压控振荡器的输入端。9)第10脚为解调输出端,用于FM解调。10)第11、12脚可外接振荡电阻。4.背景知识11)第13脚为相位比较器的输出端。12)第14脚为信号输入端。13)第15脚为内部独立的稳压二极管的负极。图1-31CD4046应用举例
25、a)CD4046构成方波发生器b)CD4046用作调频信号的解调电路4.背景知识(2)CD4040CD4040是12位二进制串行计数/分频器芯片。图 1-324.背景知识图 1-334.背景知识图1-34CD4040芯片的引脚及由其构成的分频器a)芯片引脚b)分频器4.背景知识图1-35LM324芯片的引脚5.实训步骤1)弄清楚触发脉冲生成电路的工作原理如图1-36所示。图1-36触发脉冲生成电路5.实训步骤2)在端接入6V交流电,CD4046芯片接12V直流电源,调节CD4046芯片9脚所接的电位器R2,用示波器观察各点波形的变化。3)用示波器分别测量测量点的波形,并记录下来。本电路可以采用
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 高级 电梯 安装 维修工 课件
限制150内