基本逻辑门电路课件.pptx

《基本逻辑门电路课件.pptx》由会员分享，可在线阅读，更多相关《基本逻辑门电路课件.pptx（65页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 基本逻辑门基本逻辑门基本逻辑门基本逻辑门电路电路电路电路汽车电工电子技术一、基本逻辑门电路 基本逻辑门电路1.与门实现“与”逻辑关系的电路称为与门。图6-5所示为由二极管组成的与门逻辑符号，它有两个输入端A、B，一个输出端Y。对于数字系统，输入、输出信号都是数字量，即只是高、低电位（高、低电平）。因此，A、B两个输入信号都各自有高电平或低电平两种状态，而输出端信号Y的状态，一、基本逻辑门电路 基本逻辑门电路一、基本逻辑门电路 基本逻辑门电路则需视A、B两个输入端的状态组合情况而定。通常约定：+3 V左右为高电平，用1表示，0 V左右为低电平，用0表示。如果将输入信号A、B看作逻辑变量，输出端

2、信号Y作为逻辑函数，那么其逻辑函数式可写为Y=AB一、基本逻辑门电路 基本逻辑门电路上式读作：Y等于A与B。每个输入端信号只有0和1两种取值可能，所以输入信号的组合共有23（=8）种可能。若有n个输入变量，则有2n种组合形式。输出与输入的逻辑关系，还可用工作波形图来表示。与门逻辑关系可概括为：有0出0，全1出1。一、基本逻辑门电路 基本逻辑门电路2.或门实现“或”逻辑关系的电路称为或门。图6-6所示为由二极管组成的或门逻辑符号。其逻辑函数式可写为Y=A+B上式读作：Y等于A或B。或门逻辑关系可概括为：有1出1，全0出0。一、基本逻辑门电路 基本逻辑门电路一、基本逻辑门电路 基本逻辑门电路3.非

3、门实现“非”逻辑关系的电路称为非门。图6-7所示为由二极管组成的非门逻辑符号。非门就是反相器。其逻辑函数式可写为Y=A二、复合逻辑门电路 基本逻辑门电路在实际电路中，逻辑门往往需要多级相连。1.与非门电路图6-8所示为与非门逻辑符号，它具有“全1出0，有0出1”的逻辑功能，其逻辑表达式为二、复合逻辑门电路 基本逻辑门电路二、复合逻辑门电路 基本逻辑门电路2.或非门电路图6-9所示为或非门逻辑符号，它具有“全0出1，有1出0”的逻辑功能，其逻辑表达式为二、复合逻辑门电路 基本逻辑门电路二、复合逻辑门电路 基本逻辑门电路3.与或非门电路图6-10所示为与或非门电路的逻辑符号，逻辑表达式为二、复合逻

4、辑门电路 基本逻辑门电路二、复合逻辑门电路 基本逻辑门电路4.正逻辑与负逻辑在前面所讨论的各种门电路中，采用逻辑1表示高电平，逻辑0表示低电平，这种表示方法称为正逻辑。若规定逻辑0表示高电平，逻辑1表示低电平，则称为负逻辑。显然，由0和1代表电平的高或低是人为规定的，逻辑电路本身并不因为正、负逻辑的规定而有所改变。对于同一电路，从正逻辑或负逻辑的角度去分析，所得的逻辑功能是截然不同的。三、组合逻辑电路 基本逻辑门电路 数字逻辑电路按逻辑功能的不同特点可分为组合逻辑电路和时序逻辑电路。在逻辑电路中，若任意时刻的输出状态仅取决于该时刻信号的输入状态，而与信号作用前的电路所处的状态无关，则这种电路称

5、为组合逻辑电路。组合逻辑电路的显著特点是无记忆功能。三、组合逻辑电路 基本逻辑门电路 组合逻辑电路应用广泛，常用的有编码器、译码器、加法器、比较器和数据选择器等。1.组合逻辑电路的分析与设计1）组合逻辑电路的分析(1)分析步骤。通过组合逻辑电路分析，可以明确组合电路的逻辑功能和应用方法。组合逻辑电路的分析大致可分为以下几个步骤：三、组合逻辑电路 基本逻辑门电路 根据组合逻辑电路的逻辑图，写出电路输出函数的逻辑表达式。对逻辑表达式进行化简，得到最简的逻辑表达式。列真值表，将输入、输出变量及所有可能的取值列成表格。确定功能，根据真值表和逻辑表达式确定电路的逻辑功能。三、组合逻辑电路 基本逻辑门电路

6、 2）组合逻辑电路的设计(1)分析步骤。组合逻辑电路的设计是分析的逆过程，它是根据给定的逻辑功能设计出逻辑电路。其一般步骤如下：分析实际问题。需要确定哪些是输入变量，哪些是输出变量，并以二值逻辑给输入和输出变量赋值，分析变量间的逻辑关系，把实际问题归纳为逻辑问题，三、组合逻辑电路 基本逻辑门电路 并确定它们之间的逻辑关系。列出真值表。若有n个变量，则共有2n种输入变量组合，列出所有可能情况下输出变量的取值，即采用穷举法。三、组合逻辑电路 基本逻辑门电路 根据真值表写出输出逻辑表达式，并化简成所需要的最简单的逻辑表达式。根据实际问题、技术和材料的要求设计出逻辑电路。三、组合逻辑电路 基本逻辑门电

7、路 2.常见组合逻辑电路1）编码器为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，这就是编码的含意。在二值逻辑电路中，信号都是以高、低电平的形式给出的。因此，编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。三、组合逻辑电路 基本逻辑门电路 (1)3位二进制编码器。目前经常使用的编码器有普通编码器和优先编码器两类。在普通编码器中，任何时刻只允许输入一个编码信号，否则，输出将发生混乱。(2)8421码编码器。8421码编码器的输入端输入一个一位十进制数，通过内部编码，输出四位8421码二进制代码。三、组合逻辑电路 基本逻辑门电路 (3)优先编码器。在优先编码

8、器电路中，允许同时输入两个以上的编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。三、组合逻辑电路 基本逻辑门电路 2）译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码器是把一种代码转换为另一种代码的电路。常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器三类。三、组合逻辑电路 基本逻辑门电路 (1)二进制译码器。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（0），其余全为0（1）。二进制译码器可以译出输入变量的

9、全部状态，故又称为变量译码器。三、组合逻辑电路 基本逻辑门电路 (2)二-十进制译码器（8421码译码器）。把二-十进制代码翻译成10个十进制数字信号的电路称为二-十进制译码器。二-十进制译码器的输入是十进制数的4位二进制编码（8421码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。三、组合逻辑电路 基本逻辑门电路 (3)显示译码器。为了能以十进制数码直观地显示数字系统的运行数据，目前广泛使用数字显示译码器。显示译码器随显示器件的类型不同而不同。例如，与辉光数码管

10、相匹配的BCD/十进制译码器，常用的发光二极管数码管、液晶数码管、荧光数码管等由7个或8个字段构成字形，因而与之相匹配的有BCD/七段或BCD/八段显示译码器。三、组合逻辑电路 基本逻辑门电路 3）加法器两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是沿着若干步加法运算进行的。因此，加法器是构成算术逻辑运算的基本部件。(1)半加器。不考虑由低位来的进位，只考虑两个1位二进制本身加法的运算称为半加运算。能实现半加运算的电路称为半加器。三、组合逻辑电路 基本逻辑门电路 3.组合逻辑电路在汽车上的应用举例在数字仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接

11、读取测量和运算结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由计数器、译码器、驱动器和显示器等部分组成，其组成框图如图6-22所示。三、组合逻辑电路 基本逻辑门电路 三、组合逻辑电路 基本逻辑门电路 中规模七段译码器有74LS47、74LS48、7448芯片等类型，类型不同，其输出结构也各不同，因而使用时一定要正确选择。目前已广泛采用将计数器、译码驱动电路制作在同一块芯片上的集成器件，有的还是连同数码显示器也集成在一起的四合一电路。7448七段显示译码器的引脚图如图6-23所示。三、组合逻辑电路 基本逻辑门电路 三、组合逻辑电路 基本

12、逻辑门电路 （1)正常译码显示。当LT=1，BI/RBO=1时，对输入为十进制数115的二进制码(00011111)进行译码，产生对应的七段显示码。（2)灭零。当LT=1，输入为0的二进制码0000时，只有RBI=1时，才产生0的七段显示码，此时若输入RBI=0，则译码器的ag输出全为0，使显示器全灭；因此，RBI称为灭零输入端。三、组合逻辑电路 基本逻辑门电路 （3)试灯。当LT=0时，无论输入怎样，ag输出全为1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。（4)特殊控制端BI/RBO。BI/RBO可以作为输入端，也可以作为输出端。三、组合逻辑电路 基本逻辑门电

13、路 作为输入端使用时，若BI=0，不管其他输入端为何值，ag均输出0，显示器全灭。因此，BI称为灭灯输入端。作为输出端使用时，该引脚输出受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO又称为灭零输出端。四、时序逻辑电路 基本逻辑门电路1.RS触发器RS触发器按电路结构不同可分为基本RS触发器、同步（可控）RS触发器和主从RS触发器。1）基本RS触发器(1)电路结构。基本RS触发器的电路结构最简单，它是构成触发器的一个基本组成部分。如图6-24所示，四、时序逻辑电路 基本逻辑门电路1.RS触发器 四、时序逻辑电路 基本逻辑门电路1.R

14、S触发器基本RS触发器是由两个与非门的输入端和输出端相互交叉连接构成的。它有两个信号输入端，称为置0输入端或复位端，称为置1输入端或置位端。上加上“”表示低电平触发有效。四、时序逻辑电路 基本逻辑门电路1.RS触发器一般规定，当Q=1，Q=0时称触发器处于1态；当Q=0，Q=1时称触发器处于0态。触发信号输入前触发器所处的稳定状态称为现态，用Qn表示；触发信号输入后触发器所处的稳定状态称为次态，用Qn+1表示。四、时序逻辑电路 基本逻辑门电路1.RS触发器(2)逻辑功能分析。根据输入信号的不同组合，可以得出基本RS触发器的逻辑功能。当R=0，S=l时，根据与非门的逻辑功能可知，无论原来Q的状态

15、是0还是1，都有Q=0，即触发器被置为0态。四、时序逻辑电路 基本逻辑门电路1.RS触发器当R=1，S=0时，无论原来Q的状态是0还是1，都有Q=1，即触发器被置为1态。当R=1，S=l时，根据与非门的逻辑功能可以推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器的记忆能力。四、时序逻辑电路 基本逻辑门电路1.RS触发器当R=0，S=0时，Q=Q=1，不符合触发器的逻辑关系，并且由于与非门的延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1态还是0态，触发器的这种状态称为不定态。四、时序逻辑电路 基本逻辑门电路1.RS触发器触发器正常工作时，不允

16、许出现这种情况，对基本RS触发器的输入信号应遵守R+S=1的约束。根据上面的分析可以列出基本RS触发器的逻辑功能表，如课本192页表6-24所示。四、时序逻辑电路 基本逻辑门电路1.RS触发器2）同步RS触发器(1)电路结构。同步RS触发器是在基本RS触发器中增加两个与非门组成时钟控制门而构成的，其逻辑图及逻辑符号如图6-25所示。四、时序逻辑电路 基本逻辑门电路1.RS触发器 四、时序逻辑电路 基本逻辑门电路1.RS触发器(2)逻辑功能分析。当CP=0时，输入信号R、S不起作用，触发器的状态保持不变。当CP=1时，工作情况与基本RS触发器相同。同步RS触发器的逻辑功能表如课本192页表6-2

17、5 所示。四、时序逻辑电路 基本逻辑门电路1.RS触发器3）主从RS触发器为了提高触发器工作的可靠性，希望在每个CP周期里输出端的状态只能改变一次。为此，在同步RS触发器的基础上设计出了主从RS触发器。四、时序逻辑电路 基本逻辑门电路1.RS触发器(1)电路结构。(2)逻辑功能分析。四、时序逻辑电路 基本逻辑门电路2.JK触发器为了克服RS触发器存在不定态的缺点，可以在主从RS触发器的基础上增加两条反馈线。为了和主从RS触发器区别开，把两个信号输入端称为J和K，主从JK触发器的逻辑图和逻辑符号如图6-27所示。四、时序逻辑电路 基本逻辑门电路2.JK触发器 四、时序逻辑电路 基本逻辑门电路2.

18、JK触发器根据逻辑图可列出逻辑表达式，即代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程为 四、时序逻辑电路 基本逻辑门电路2.JK触发器（CP下降沿到到来时有效）当CP=1时，主触发器被打开，可以接收输入信号J、K，其输出状态由输入信号的状态决定。但从触发器被封锁，无论主触发器的输出状态如何变化，对从触发器均无影响，即触发器的输出状态保持不变。四、时序逻辑电路 基本逻辑门电路2.JK触发器当CP由1变0时，主触发器被封锁，从触发器按照主触发器的状态翻转。J、K输入状态的改变不会引起主触发器的变化，而从触发器状态也不会改变，保证在CP脉冲的一个周期内，触发器的输出状态只改变一次，

19、而且是在CP脉冲下降沿时刻改变状态。其具体分析如下：四、时序逻辑电路 基本逻辑门电路2.JK触发器(1)J=0，K=0。设触发器初态为0，即Q=0。当CP=1时，由于主触发器S=JQ=0，R=KQ=0，因而状态保持不变，即Q主=0。当CP由1变为0时，从触发器S从=Q主=0，R从=Q主=1，Q=0，状态保持不变。四、时序逻辑电路 基本逻辑门电路2.JK触发器(2)J=0，K=1。设触发器初态为0，当CP=1时，由于主触发器S=JQ=0，R=KQ=0，状态不变。当CP由1变为0时，从触发器状态与主触发器状态一致，Q=Q主=0。若初态为1，当CP=1时，主触发器S=JQ=0，R=KQ=1，状态翻转

20、为0。四、时序逻辑电路 基本逻辑门电路2.JK触发器即不论触发器原来处于何种状态，下一个状态都是0。(3)J=1，K=0。通过类似(2)的过程分析可知，不论触发器原来处于何种状态，下一个状态都是1。四、时序逻辑电路 基本逻辑门电路2.JK触发器(4)J=1，K=1。设触发器初态为0，主触发器S=JQ=l，R=KQ=0，当CP=1时，主触发器输出Q主=1；当CP从1变为0时，从触发器状态与主触发器变为一致，Q=l。若触发器初态为1，主触发器S=JQ=0，R=KQ=1，当CP=1时，主触发器输出Q主=0；当CP由1变为0时，触发器输出Q=0。四、时序逻辑电路 基本逻辑门电路2.JK触发器在J=l，

21、K=l的情况下，每一脉冲时钟到来时，触发器的状态发生翻转，与原状态相反，JK触发器具有计数功能。四、时序逻辑电路 基本逻辑门电路3.D触发器D触发器又称为D锁存器，只有一个信号输入端D，逻辑功能最简单，常用于储存一位二进制数。CP脉冲有效时触发器接收信号D，其逻辑符号如图6-28所示，逻辑功能表见课本195页表6-27。四、时序逻辑电路 基本逻辑门电路3.D触发器 四、时序逻辑电路 基本逻辑门电路4.集成电路应用举例555定时器555定时器是一种多用途的数字-模拟混合集成电路，利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器。555定时器由于使用灵活、方便，因而在波形的产生与变换、测量与控制、电器和电子玩具等许多领域中都得到了广泛的应用。四、时序逻辑电路 基本逻辑门电路4.集成电路应用举例555定时器目前，国际上各电子器件公司生产的555定时器产品型号繁多，但总体来说分为双极型和CMOS两种类型。双极型产品型号的最后三位数码都是555，CMOS产品型号的最后四位数码都是7555，它们的结构、工作原理及外部引脚排列基本相同。四、时序逻辑电路 基本逻辑门电路4.集成电路应用举例555定时器1）555定时器的结构2）555定时器的工作原理谢谢观看！谢谢观看！谢谢观看！谢谢观看！汽车电工电子技术