轻松看懂数字电路图.pdf

《轻松看懂数字电路图.pdf》由会员分享，可在线阅读，更多相关《轻松看懂数字电路图.pdf（213页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、目录前言第章数制与码制第节几种常用数制.第二节不同数制之间的转换.第三节几种常用码制.4 第二章逻辑关系及其表示方法 .6 第一节正逻辑与负逻辑.,.6 第二节三种基本逻辑关系及其图形符号 6 第三节其他逻辑关系及其图形符号.9 第四节各种表示方法的转换.10 第三章逻辑函数的化简.12 第节逻辑代数的基本公式、定律和运算规则,12 第二节公式化简法.14 第三节卡诺图化简法.17 第四节具有约束条件的逻辑函数化简.21 第四章逻辑门电路图形符号及应用.24 第节节1集成门电路图形符号及型号.24 第二节其他双极型门电路图形符号.:.45 第三节CMOS集成门电路图形符号及型号 49 第四节数

2、字集成电路应用.55 第五章集成触发器图形符号及应用.65 第一节基本RS触发器的图形符号.65 第二节同步触发器的图形符号.68 第三节主从触发器的图形符号.第四节维持阻塞D触发器的图形符号.74 第五节边沿触发器的图形符号 .77 第六节CMC后集成触发器的图形符号.80 第七节不同类型触发器的相互转换.83 第八节触发器使用注意事项.86 第六章组合逻辑电路识图.88 第一节组合逻辑电路的分析步骤与实例88 第二节组合逻辑电路的设计步骤与实例.91 第三节加法器的逻辑图形符号.94 第四节数值比较器的逻辑图形符号.99 第五节编码器和译码器的逻辑图形符号102 第六节数据选择器和数据分配

3、榕的逻辑图形符号.116 第七节可编程逻辑器件PLD的表示方法和应用122 第八节竞争和冒险的产生与消除.128 第七章时序逻辑电路R图 133 第一节时序逻辑电路图的分析步骤与实例 133 第二节计数器的电路图及应用.137 第三节寄存器的电路图及应用 151 第四节时序信号发生器.157 第五节随机存储器RAM.160 第八章集成门在脉冲电路中的应用.164 第一节单稳态触发器的电路组成及应用 164 第二节施密特触发器的电路组成及应用 .170 第三节多谐振荡器的电路图分析.175 第四节555集成定时器及应用178第九章D/A和AlD转换183 第一节D/A转换器183 第二节AlD转

4、换器 I佣199 附录A常用逻辑符号对照表.199 附录BEl配抽血田WorldJench5.0简介201 参考文献.212 第一节几种常用数制-、数制多位数码中每位的构成方法及从低位到商位的进位规则称为数制。下面详细介绍几种常用数制。二、几种常用数制(一)十进制数在十进制数中，每个数位规定使用的数码为0、1、2、9，共10个，计数的基数是10，进位规则是逢lO进1。卡进制数人们最熟悉，但机器实现起来较困难。十进制数展开式如下(N)=(K._，凡_2K1KoK_IK_m)。=凡_110-1+K,_2UY-2+均11+K_,IO-+,+K_mlO-m=二二10例1-1(二)二进llid数(157

5、)10=1 x 1铲+5xlO+7xlOO在二进制数巾，每个数位上规定使用的数码为0或1，共两个，计数的基数是2，:i!t1主规则是逢2进1。二进制数展开式如下(N),=(凡IKII_2KIR与(_，K_m)，;Kn_12-1+凡22-2+.+Ki+K_12-1+.,+K_,2-m=Ki2 例1-2(11101.11),=1 x 2+1 x 2+1 x 2+0 x zi+1 x 20+1 X 2-1+1 X 2-2(三)十六进制数在十六进制数中，每个数位上规定使用的数码符号为0、1、三、9、A，B,C、D、E、F，共16个，计数的基数是16，进位规则是逢16进1。十六进制数展开式如下(N)16

6、=(儿I儿一2KJ KoK_1 K_m)16=儿_1l6-1+K,_216n-2+岛1&+K_116-1+.+K_mI矿m=三16例1-3(F8C.8)=F X 162+8 x 161+C x 160+B x 16-1 在计算机应用系统中，二进制数主要用于机器内部的数据处理，十六进制数主要用于书写程序，十进制数主要用于运算最终结果的输出。第二节不同数制之间的转换一、二进制数转换为十进制数转换时将二进制数按主权展开，然后把所有的数值按十进制数相加。例1-4将二进制数1.101转换成十进制数。解将每一位二进制数乘以位权(二进制数即为2)，然后相加，可得(1.101),=1 x 2+1 X 2-1+

7、0 x2-+1 x 2-3=(1.625)0 二、十进制数转换为二进制数对十进制数的整数和小数部分分别进行转换，然后再将两部分转换结果合并，得到完整的二进制数制形式。(一)整数部分的转换除基取余法:用基数2去除十进制数，第一次相除所得余数为目的数的最低位Ko，将所得商再除以该基数，所得的余数为目的数的次低位K1，反复执行上述过程，直到商为0，所得余数为目的数的最高位Kn_10例151将(I73)1O转换为二进制数。解:转换过程如图1 1所示。2余Ko2余o.KI 2余K，余i品，余2U一余1他ZU一余K，zL牛-余K，图)-)lil数部分的转换所以(173)10=(10101101),(工)小

8、数部分的转换乘基取整法。用该小数乘以目标数制的基数2，第次相乘结果的整数部分为目的数的最高位K_l将其小数部分再乘基数所得结果的整数为目的数的次离位K_2反复执行上述0812:w数部分E 需过程，直到小数部分为0，或0.6250 满足要求的精度为止(即根立一王一据设备字长限制，取有限位;骂一一剧部分1=K_2的近似值)。依次类推，将每三一L次乘2后所得乘积的小数部吼一一-(IfIHt 9jK.:;分再乘以2，便可求出二进制三一乙一一一一一-挫数部分=4小数的每一位。圆1-2小数部分的转换3 例1-6将(0.8125)10转换为二进制数。解.转换过程如图l卢 2所示。所以(0.8125)0=(0

9、.1101)2 三、二进制数转换为十六进制数转换方法由于十六进制基数是16，故必须用4位二进制数构成l位十六进制数码，采用分组对应转换法，每4位为一组，不足4位用。补足。例1-7将(11 1011.101OJ)，转换为十六进制数。解:转换过程如下:二进制数毁旦旦旦些lQ盟 B.A 十六进制数所以(111011.10101),=(3B.A8)16 第三节几种常用码制-、码制用数码表示不同的事物时，所遵循的编制代码规则称为码制。数字电路中编码的方式很多，这里主要介绍几种常用的BCD码8421码、余3码、2421码和5421码。二、几种常用码制二-十进制BCD编码(BineryCoded Oecim

10、al cod曲，BCO 码)用4位二进制代码对十进制数的各个数码进行编码。(一)8421码8421码是有权码，各位的权值分别为8、4、2、1。县然8421码的权值与4位自然二进制码的权值相同，但二者是两种不同的代码。8421码只是取用了4位自然二进制代码的前10种组合。4(二)余3码余3码是8421码的每个码组加00形成的。其中的。和9、l和8、2和7、3和6、4和5，各对码组相加均为11 11，具有这种特性的代码称为自非H码。余3码各位元固定权值，故属于无权码。(三)2421码2421码的各位权值分别为2、4、2、102421码是有权码，也是一种自补代码。(四)5421码5421码的各位权值

11、分别为5，4、2、105421码是有权码。本章小结本章详细介绍了三种常用数fjlJ:十进制数、二进制数、十六进制数及不同数制之间的转换，最后介绍了几种常用的码制。其中不同数制之间的转换要重点掌握。5 第一节正逻辑与负逻辑正逻辑:用高电平表示逻辑1，用低电平表示逻辑0。负逻辑:用低电平表示逻辑1，用高电平表示逻辑0。在数字系统的逻辑设计中，若采用附N型晶体管和NMOS场效应晶体管，电源电压是正值，一般采用正逻辑。若采用的是PNP型晶体管和PMOS场效应晶体管，电源电压为负值，则采用负逻辑比较方便。第二节三种基本逻辑关系及其图形符号一、三种基本逻辑关系在数字电路中，要研究的是电路的输入与输出之间的

12、逻辑关系，相应的研究工具是逻辑代数(布尔代数)。在逻辑代数中，逻辑函数的变量只能取两个值(二值变量)，即0和1逻辑代数有与、或、非三种基基A本运算。下丽通过图2-1所示三个指示灯控匍制l电路来说明of-g月jLHc 图2-1指示归控制电路(.)与逻辑，(b)或辆，(，)非逻辑如果把开关闭合作为条件，把灯亮作为结果，因2-1中三个电路代表三种不同的因果关系。6 图2-1(a)的例子表明，只有当决定一件事情的条件全部具备之后，这件事情才会发生。这种因果关系称为与逻辑。图2-1(b)的例子表明，只要当决定某一事件的条件中有一个或一个以上具衔，这一事件就能发生。这种因果关系称为或逻辑。图2-1(c)的

13、例子表明，当决定某一事件的条件满足时，事件不发生，反之事件发生。这种因果关系称为非逻辑。若以A、B表示开关的状态，并以l表示开关闭合，以0表示开关打开，以L表示灯的状态，并以l表示灯亮，以0表示灭，即可列出真值表(逻辑变量只有两种取值。或1，所以我们可以用一种表格来表示输入与输出问逻辑函数的逻辑关系)。三种基本逻辑关系的逻辑真值表如表2-1所示。-H一，A-1-o-o表2-1f由A o o 三种基本逻辑关系的逻辑函数表达式和图形符号如图2-2所示。;13-F A f3FF 43-F 2-2 与门、或门、非门的逻辑图形符号及逻辑函数表达式(a)与门;(b)或门;(，)非n二、最简单的与门、或门、

14、非门电路(一)三极管与门图2 3是有两个输入端的与门电路，A、B为两个输入变7 量，F为输出变量。设A、B输入端的高、低电平分别为Vm=3V,Vu.=OV，二极管的正向导通压降VD=O.7V，出图可知，人B中只要有一个是低电平OV，贝tl必有一个二极管导通，使F为O.7V。只有A、B中全是高电平3V，F才为3.7V。输入与输出的逻辑电平关系如表2-2所示。如果规定3V以上为高电平，用逻辑l表示O.7V以下为低电平，用逻辑。表示，则该电路所对应的真值表如表2-2所示，逻辑电平与真值表的关系一目了然。显然，F和人B是逻辑与关系，即F=A B 其中，AB可省略写成AB，即F=AB。表2-2二极管与门

15、电路逻辑电平及真值袋输入输出输v,/v v,;v Yr/V A o。0.7=斗o。3 0.7。3 o 0.7 3 3 3.7 l 8 o 1 o l 图2-3二极管与门图2-4二极管或门(二)三极管或门电路输出F o。图2-4是有两个输入端的或门电路，A、B为两个输入变8 壁，F为输出变量。设A、B输入端的高、低电平分别为Vm=3V,Vrr=OV，二极管的正向导通压|海VD=O.7V，由图可知，A、B中只要有一个是高电平抖，则必有一个二极管导通，使F为2.3V。只有A、B中全是低电平OV，F才为OV。输入与输出的逻辑电平关系如表2-3所示。如果规定2.3V以上为高电平，用逻辑l表示O.7V以下

16、为低电平，用逻辑。表示，则该电路所对应的真值表如表2-3所示，逻辑电平与真值表的关系一目了然。显然，F和A、B是逻辑或关系，即F=A+B 表2-3二极管或门电路逻辑电平及电路真值表输入|输出输入|输出VA/V(三)品体管非门图2-5给出的晶体管开关电路，当输入V，为高电平时输出V。为低电平，而输入V，为低电平时输出V。为高电平。因此，输出与输入的电平之间是反相关系，如果选择正逻辑，则F=Ao A 图2-5晶体管非门第三节其他逻辑关系及其图形符号将与、或、非三种基本逻辑运算进行组合，可以得到各种形9 式的复合逻辑运算，其中最常用的几种复合逻辑运算是与非运算、或非运算、与或非运算、异或运算及间或运

17、算。这些运算的逻辑门图形符号及代数式如图2-6所示。:=8问F，;4F;EKF;可丑凡:=0F,图2-6复合逻辑门阁形符号和逻辑函数式第四节各种表示方法的转换在逻辑函数的表示方法中，共介绍四种方法&P真值表、函数式、逻辑图和卡诺图。这四种方法之间可以任意地相互转换。其中卡诺图在第三章要详细介绍，在这里就不再赘述。例2-1函数式、真值表及逻辑图之间的转换。函数式为F=ABC 则真值表如表2-4所示，逻辑图形符号如图2-7所示。表2-4函数F=ABC真值表八一一一寸A c I F=ABC B一一一寸&一一一。c-一一一图2-7例2-IJ逻辑图形符号l 10 本章小结本意介绍了正逻辑和负逻辑概念以及

18、三种基本逻辑关系(与、或、非)表示方法，并在此基础上介绍了复合逻辑运算及其表示方法。最后介绍了各种表示方法之间的转换。其中基本逻辑关系及其表示方法是本章的重点内容。11 在进行逻辑运算时常常会看到，同一个逻辑函数可以写成不同形式的逻辑式，而这些逻辑式的繁简程度又往往相差甚远。逻辑函数式越是简单，它所表示的逻辑关系越明显，同时也利于用最少的电子元器卡i实现这个逻辑函数。因此，经常需要通过化简的手段找出逻辑函数的最简单形式。第一节逻辑代敬的基本公式、定律和运算规则一、逻辑代数的基本公式、定律逻辑代数的基本公式如表3-1所示。表3-1逻辑代摄的基本公式公式+BC D+C D+BCD=C(D+D)+B

19、C(D+D)=BC+BC=B 或Y4=B CD+BC D+B C D+CD=B(CE8D)+B(CE8D)=B(二吸收法:A+AB=A例3-2试用吸收法化简下:列逻辑函数。Y,=(AB+C)ABD+AD Y2=AB+AB C+ABD+AB(C+D)Y,=A+ABC(A+B C+)+BC 解.Y,=(AB+C)ABD+AD=AD(AB+C)B+AD=AD Y2=AB+AB C+ABD+AB(C+D)=AB(l+C+D+C+D)=AB Y,=A+ABC(A+B C+D)+BC=A+BC+(A+BC)F需(A+BC+D)=A+BC(三)消项法:A+AC+BC=A+孟c例3-3试用消项法化简下列逻辑函

20、数。Y,=AC+A B+B+C Y2=A BC D+AE+BE+C DE 解:Y,=AC+A B+B+C=AC+A B+BC=AC+A B Y2=ABC D+AE+BE+C DE=ABC D+(A+B)E+C DE=A BC D+A BE+C DE=A BC D+A BE(四)泊困子法:A+A=A+B例3-4试用消因子法化简下列逻辑函数。Y,=B+ABC Y2=A+ACD+AB C Y,=A B CD+A B C Y.=AC+AD+CD 解tY,=B+ABC=B+AC Y2=A+ACD+AB C=A+A(CD+B C)=A+CD+B C Y,=AB CD+A B C=AB C+D Y.=AC+

21、AD+CD=AC+(A+C)D=AC+ACD=AC+D(五)自己项法:A+A=A和A+A=l例3-5试用配项法化简逻辑函数。Y,=AB C+ABC+ABC Y2=A B+AB+B C+BC 解:Y,=AB C+ABC+ABC=AB C+ABC+ABC+ABC=AB(C+C)+BC(A+A)=AB+BC Y2=AB+AB+B C+BC=A B+AB(C+C)+B C+(A+A)BC II;A B+ABC+AB C+B C+ABC+A BC;AB(1+C)+C(1+A)+(AC(B+B);A B+B C+AC 在化简复杂的逻辑函数时，往往需要灵活、交替她综合运用上述方法，才能得到最后的化简结果。例

22、3-6J试用配项法化简逻辑函数。Y;AB+BC+B D+C D+A(B+C)+ABC D+A BDE 解:Y;A B+BC+B D+C D+A(B+C)+ABC D+A BDE,=A B(HDE)+BC+B D+AB+A C+ABC D;A B+BC+B D+AB+A C+ABC D;A(B+B+C)+BC+B D+ABCD;A+BC+B D+ABCD;A+BCD+BC+BD;A+BC+BD(C+1);A+BC+BD 第三节卡诺图化简法一、逻辑函数的卡诺图表示法(一)最小项逻辑最小项:它可描述为在给定变盘数目的逻辑函数中，所有变:!iJ:参加相与的项。在某一个最小项1每个变量只能以原变盘或反变

23、量的形式出现一次。例如，A、B、C三个变量的最小项有ABC、ABC、ABC、ABC、ABC、ABC、AC;fllAC，共8个(即去个)。同理，四变量的最小项有f个。以此类推，变量的最小项应有2个。输入变髦的每一组取值都使一个对应的最小1页数值等于1。例如，在三变量A、B、C的最小项中，当A;、B;O、C;I时，ABC;1。如果把ABC的取值101看做一个二进制数，那么17 它能表示的十进制数就是5。为了书写上的方便，就fEA BC这个最小项记作吨。按照这一约定，即可得出三变量最小项的编号表，女日表3-2所示。表3-2最小项BC A 根据最小项的定义可知:具有如下的重要性质:1 0 m,;1)在

24、输入变量的任何取值下必有个最小项，而且仅有一个最小项的值为1。2)任意两个最小项的乘积为0，3)全体最小项的和为1。4)具有相邻性的两个最小项之和可以合并成一项并消去一个因子。f个相邻的最小项合并时消去两个相同的变量，以此类推，2个相邻的最小项合并时消去个相同的变量。5)n变量有?项最小项。若两个最小项仅有一个因子不同，则称这两个最小项具有相邻性。例如，孟BC和ABC两个最小项只有第一个因子不同，所以它们具有相邻性。这两个最小项相加时定能合并，并可消去一个因子。BIJABC+ABC=(A+A)C=BC,(二表示最小项的卡诺囱任一逻辑函数均可写成最小项形式。逻辑函数的卡诺图是一个特定的方格图。图

25、中的每一个小方格代表了逻辑函数的一个最小1页，且任意两个相邻小方格所代表的最小项为相邻项，只有一个变量之差。逻辑函数的最小项个数与其卡诺图小方格的个数梅等。图形阴侧标注的。和1表示使对应小方格内最小项为1的变量取值，处在任何一列或一行两端的最小项也具有逻辑相邻性。1)二变量卡诺图如图3-1所示。2)三变量卡诺图如图3-2所示。18 图3-1二变盘卡诺图图3-2二变盎卡诺阁3)四变ii卡诺图如图3-3所示。建立多于二变量的卡诺图，则每增一个逻辑变量就以原+昔图的右边线(或底线)为对称轴作一对称图形，图中变盘列(或行)的变量不变，变量行(或列)因增加变量其取值应以旋转对称轴为准来填写，对称轴左面(

26、或上面)原数字前丽增加一个0，对称轴右面(或下面)原数字前增加一个10(三)用卡诺图表示逻辑函数1)卡诺图中，每一小方格代表了一个最小项，变f量取值为1的代表原变盏，为0的代表反变量。2)对任何一个最小项逻辑函数表达式，可将其所具有的最小项在卡诺图巾相应的方格中填103)一般与或表达式可直接填写在卡诺图中。问芝 01 I I1 10 I 01 11 I 1 0 3 Il)I m.町、m，o 1 0 o 1 0 0 m,自古?马60。j m m mlS、4j o I 0 o 10 町、n与m1J m 10 1 o 1 0。图3-3四变量卡诺图匪13-4例3-7)卡诺图例3-71夺逻辑函数式F=1

27、B CD+A BCD+1B CD+ABCD Jfj卡诺图表示。解:逻辑函数F的卡诺图如因3-4所示。19 二、利用卡诺图化简逻辑函数利用卡诺图化简逻辑函数的方法称为卡诺图化简法或图形化简法。化简式依据的基本原理就是具有相邻性的最小项可以合并，并消去不同的因子。(一)合并最小琐的规则在卡诺图中，凡紧邻的小方格J I或与轴线对称的小方格都叫做逻辑相邻，它们之间只有一个变量不囱卜5两相邻同，可圈在一起，利用I吸收律AB+AB=A进行合并。J)两个相邻小方格可以合并成一个乘积项，且消去一个变量，卡诺图如图3-5所示。2)四个相邻小方格可合并为一个乘积项，旦消去两个变量，卡诺图如图3-6所示。3)八个相

28、邻小方格可合并为-个乘积项，且消去三个变量，卡诺图虫rll到3-7所示。图3-6四相邻(三)卡诺图化简法的最简步骤用卡诺图化简逻辑函数时可按如下步骤进行J)将逻辑表达式换成与或式，填写对应小方格。2)将为1的相邻小方格圈在一起，应尽可能圈进多的小方格。3)先阁孤立的单个小方格，再回2个、4个、8个、能合并的小方格。20 4)所画图必须包含一个新的最小项，否则得到的是多余项。5)根据所画的留写出对应乘积项，再将其逻辑相加，得到最简表达式。例3-81用卡谐图化简法将下式化简为最简与或函数式。Y=A C+AC+BC+B C 解:首先画出表示逻辑函数Y卡诺图，卡i若因如图3-8所lF。As-旦旦UoI

29、01I11110 m11l111 非一斗兰、图3-7八相邻图3-8例3-8卡诺图由卡诺图可知Y=AB+AC+B C 例3-9 用卡诺图化简法将下式化简为最简与或函数式。AB 数所函9辑-nE句3阳一不咽+表如汇出图川一剧诺如咒卡山mi一吼一+解诺如卡AV-宁、BB唱fBAD-o-4 piu-ou-4 A-1-TETi D一创一FUT!lt B-m-l AT=-D一一YJ-一01 11 lYI 1 ll 耳言。10 由卡诺图可知y=AB+BC 因3-9例3-9 卡诺图+BD+ACD+ABCD 第四节具有约束条件的逻辑函数化筒一、约束项和约束条件由于外部条件的限制，输入变量的某些组合不会在电路上出

30、现，即不允许出现。对输入变量取值的限制称为约束，把这一组21 变量取值等于1的那些最小项称为约束项，也称任意项或无关项。在真值表和卡诺图中用+表示约束项，可以取值为1，也可取值为0，对逻辑函数是元影响的。把约束项写人逻辑函数式中是无关紧的。例如A、B、C三个逻辑变盘，A=1表示电动机正转，B=1 表示它反转，C=1表示停止。因为这三个命令只能执行其中一个，所以ABC只能取值1，010,1，而其余最小项则为约束项。约束条件为AB C+ABC+AB C+A BC+ABC=00 二、约束项在化简逻辑函数中的应用在卡诺图中，究竟将+作为1(即认为函数式中包含有这个最小项)还是作为o(即认为函数式中不包

31、含这个最小项)对待，原则上应以得到的相邻最小项可圈数目最多，而且圈数最少为宜。例3-10化简具有约束项的逻辑函数Y=ACD+AB C D+AB C Do 约束条件为ABC D+A BCD+AB C D+AB CD+ABC D+ABCD=O 卡诺图如图3-10所示。解:如果不利用约束项，则Y不可再化筒，但适当加进一些约束项以后，就可以得到Y=BD+AD+CD，此时+看作例3-11化简具有约束项的逻辑函数Y=ACD+ABCD+A BD+AB CD。约束条件为AB+AC=O。解:适当地加进一些约束项以后，就可以得到Y=D。卡诺图如IID3-11所示。此时中看作122 一o-o-AEH叫1-IFO-。

32、创-ilFE1-P MW-0O-o户nA、m 01 11 10 10?1,l 川一o-0万旦刷一。一O斗。-o。00-All二二00 01 图3-10例3-11卡诺图图311例3-10卡诺图*章小结逻辑函数式越简单，它所表示的逻辑关系越明显，也越利于实现这个逻辑函数，因此逻辑函数的化简具有十分重要的意义。本章介绍T逻辑代辈辈的基本公式、定律和规则，以及逻辑函数的化简方法，即公式法、告诺图法。逻辑函数的化简是本章的重点。公式化简法的优点是它的使用不受任何条件的限制，但由于使用这种方法时没有固定的步骤可t盾、所以在化简一些复杂的逻辑函数时不仅需要熟练地运用各种公式和定理，而且需要有一定的运算技巧和

33、经验。卡诺图化简法的优点是简单直观，而且有一定的化简步骤可循。初学者容易掌握这科I方法，而且化简过程中也易于避免差错。然而这种方法在逻辑变量数超过5个以上时，将失去简单直观的优点，因而也就没有太大的实际意义了。23 第一节TfL集成门电路图形符号及型号集成门电路就是在一块半导体基片上制作出一个或数个完整的逻辑电路所需要的全部元器件和连线。使用时只需要接通电源并且接人输入信号，就可以得到逻辑输出信号。其封装形式如图4-JJ9r示。图4-与非门封装形式注Jin=25.4IllOlo由于集成门电路中所有逻辑功能都是由晶体管实现的，因此稍为晶体管-品体管逻辑电路.(Transistor T阳sstor

34、问ic，TTL)o 啊1电路广泛应用于中、小规模集成电路中，由于其功耗较大，因此在大规模集成电路中应用受到局限。图4-2为74LS数字逻辑电路，内部有四个与非门，每个与非门都是两个输入端，因此称为四2输入与非门。从图4-2(a)中可以看出脚、2J郎和3脚是其中一个与非门的三个瑞点，1脚和12脚为两个输入端，3脚为输出端。使用时根据24 此图连接电路。另外，集成电路引脚排序如图4-2(b)所示。也跟(,)图4-274l.目。与非门引剧l功能及引脚排列(，)引倒功能;(b)引脚排列一、TIL与非门结构1与非门内部结构如l图4-3所示。且合仔图4-3L与非门内部结构1)输入级。由多发射极晶体管VTl

35、和基极电阻RJ组成。其中VTl为多发射极晶体管，实现输入变量A、B、C的与运算。2)中间级。中间级由VT2、R2和几组成，是一个反相器，7号实现非功能。从V口的集电极C2和发射极E2上可以分别获得两个相位相反的电压信号，用以供给输出级使用。3)输出级。由VT3、VT4、町弓和电阻凡、R，组成。其中盯3、VT4构成复合管，由于复合管VT3、VT4的基极信号为VT2的集电极C2,Vl宫的基极为VT2川的发射极E2，而C2和IE2信号相位相差180，所以VT3、Vf4导通时VT5截止，VT5导通时归队VT4截止。这种电路形图4-4电压传输式称为推挽式结构，具有较强的带负载能特性测试电路力。二、TIL

36、与非门电压传输特性曲线当输入电压从低电平逐渐增加到高电平时，输出电压随输入电压变化的曲线称为电压传输特性曲线飞图4-4为电压传输特性测试电路。图4-5是用折线近似法得到的1TL与非门电压传输特性曲线，该曲线由4条线段组成。VV 4卡一 句民3.6V_i-.:.3、A2咽Vf-i-二(2 I 1卡内O.2V一、e-L-，;.t.:.叼111v(v O.4V I.1V1.2V 图4-5TlL与非门电压传输特性曲线AB段:输入电压小于O.4V时，处于截止区，输出高电平3.6Vo BC段:输入电压在0.4-1.1V之间时，处于线性区，输出26 电平2.48-3.6V之间。CD段:输入电压大于I.IV后

37、，处于过渡区(转折区)，输出电平迅速下降。DE段:输入电压大于1.2V后，处于饱和区，输出低电平O.2V。三、TfL与非门主要参数及测试(一输出商也平VOH输出高电平，是指与非门有一个以上输入端接地或接低电平时的输出电平值。空载时VOH必须大于标准高电平(VSH=2.4V).按有拉电流负载时，VOH将下降。VOH测试电路如图4-6所示。(二)输出低电平VOL输出低也平是指与非门的所有输入端都接向电平时的输出电平值。空载时VOI必须低于标准低电平(VSL=O.4V).按有灌电流负载时VOI将上升。VOL测试电路如图4-7所示。+10:+V P-O V(Jl I 11NL|-.-Jr5.1k T5

38、V.L L.一一-:L图4-6VOtl测试电路图4-7VOL测试电路(三)输人短路电流llS输入短时?也流l岛是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流。而J级输出低咆平时，后级门的l，s就是前级的滋电流负载。般也8的与非门才被认为是合格的。.o-Ycc。tSVJ&ImAl图4-81测试电路图4-9扇出系数N测试电路(五)电压传输特性能态参数利用电压传输特性不仅能检查和判断1与非门的好坷，还可以从传输特性上直接读出其主要静态参数，如VOH、V01、VO、Vo町、V阳和V盹，如图4-10所示，传输特性的测试电路如图4-11所示。从图4-10可知:VOlil 图4-10 电压传输

39、特性静态参数28 5OOH7.4V!l植器X轴图4-11电压传输特性测试电路标准高电平V制定义为数字系统高电平的下限值(VOII.,).凡是大于标准商电平V目的电平都是高电平，用逻辑值l表示，74系列凹，电路的标准参数规定VSH=2.4V,标准低电平均定义为数字系统低电平的上限值(VOl.:=).凡是小于标准低也平VSL的电平都是低电平，用逻辑值。表示，74系列z电路的标准参数规定V且=0.4V。开门电平VON定义为输入高电平的下限值(VIHm;,).只要门电路的输入电压大于开门电平，门电路的输出电压小于标准低电平V缸，输出就是低电平0;若输入电压小于开门电平，则门电路的输出电压大于标准低电平

40、均，输出就不是低电平0，关门电平VOF1定义为输入低也平的上限值(VIL.=).只要门电路的输入电压小于关门电平，门电路的输出电压大于标准高也平VSH输出就是高电平1;若输入电庄大于关门电平，则门电路的输出电压小于标准高电平VSH输出就不是高电平1。阀值电压V由决定电路截止和导通的分界线，也是决定输出商、低电压的分界线。从电压传输特性曲线上看V曲的值界于VOFF与VON之间，而VOFF与VON的实际值又差别不大，所以，近似为V1h=Von坦VONOVth是一个很重要的参数，在近似分析中估算时，常把它作为决定与非门工作状态的关键值。即V;V由与非门关门，输出商电平。比又常被形象化地称为门槛电庄。

41、输入电压大于关门电平VOH小于开门电平VONflt输出既不是29 高电平1，也不是低电平0，因此输入电压不能落在此范围内，否则系统会元法判断逻辑值，发生逻辑错误。当门电路输入低电平而且是标准低电平VSL此时能在输入低电平上叠加的最大正向干扰电压隔度称为低电平抗干扰能力(低电平噪声容限)VNLo VNL=VOFF-VSL=Vo冉-O.4V当门电路输入高电平而且是标准高电平VS1b此时能在输入高电平上叠加的最大反向干扰电压幅度称为高电平抗干扰能力(高电平噪声容限)V，阳。VNH=VSH-VON=2.4V-VON(六)平均传输延迟时间1.平均传输延迟时间怕是用来描述门电路开关速度的动态参数，门电路在

42、动态脉冲信号作用下，输出脉冲相对于输入脉冲延迟了多妖时间，如囱4-12所示。阶圳Y.图4-12延迟时间图牛12中lPHL:表示输出电压由高变低输出脉冲的延迟时间，tPLH表示输出电压由低变高输出脉冲的延迟时间。这两个延迟时间的平均值称为平均传输延迟时间怕。Lr.rl+tP1J.l tpd=千二T二TlL门电路的平均传输延迟时间tpd一般在20118左右.UIJ门电路的最高工作频率f，皿为20-30MHzo 30 四、oc门(集电极开路与非门)(一)基本概念首先让我们来看一个例子。用典型吼与非门实现函数F=王BC百百工AEG，并画出逻辑电路图。方法一.根据要求用典型ITL与非门实现，所以必须将表

43、达式变成与非表达式，然后再回逻辑图，其结果如图4-13所示。图4-13典型1与非门构成的逻辑电路方法二.函数F=ABCCDE民可以变换为F=ABC CD AEG，因此可以预想这样的连接形式，如图4-14所示。这种将两个以上与非门输出端直A 接连在一起的方法来实现输出信号之B间与的关系称为线与但是用典C型TfL与非门实现线与是不允许C的。因为倘若一个门输出为高电平D而另一个输出为低电平时，将有一个A很大的电流从截止门VT4流到导通门EV哇，这个电流不仅会使导通门的输G出低电平抬高，更会因功耗过大而损图4-14典型1与非门坏截止门，如图4-15所示。预想连接形式为了解决这个问题，采用OC门(集电极

44、开路与非门)形式。31 只以豆叶盯屹立(+5V)图4-15典型与非门输出端直接相连的情况图4-16(.)为OC门电路图，图(b)为OC门逻辑符号。由图可知，去掉典型111.门中VT3、啊4管，让川3管的集电极开路，使用时再外接一个电源Vc(Vc=5-30V)及电阻RL则构成集电极开路与非门。当输入端全为高电平时，恒、V巴导遇，输出F为低电平:输入端有一个为低电平时，VI2、VT5截止，输出F高电平接近电源电压Vc。因此oc门可同样完成与非逻辑功能。图4-16(a)中，泄放电路改善了门电路的电压传输特性，使电压传输特性更加陡直，没有了普通型电压传输特性中的BC段。由于OC门具有线与逻辑功能，因此

45、可直接按表达式画逻辑图。前面例子中函数F=ABCCD+AE己用OC门实现如图417所示。(二)oc门应用(1)实现线与线与功能如上所述，这里不再重复。(2)实现电平转换。因为OC门需外接电阻，所以电源Vc可以选5叩30V，因此OC门作为TIL电路可以和其他不同类型、不同电平的逻辑电路进行连接。如因4-18(a)所示。当CMOS32:子F(.)因4-16OC门电路及逻辑图形符号(.)电路图;(b)逻辑图形符号图4一17用oc门构成的逻辑电路。电自中;也压Voo=5V时，TI1.门可以直接驱动CMOS门。如果CMOS电路的VDD=5-18V，特别是VDDVcc时，为保证CMOS高电平输入的需要，必

46、须选用集电极开路1TL电路(OC门)。如图4-18(b)所示。(3)驱动感性负载。在数字电子设备中，常会用到电感性元.i3 ITL CMQS TIL CMQS(al(bl 图4-18OC门电路驱动ws电路(.)直接连接;(b)oc门驱动件，用普通的ITL门无法直接来推动，一般要接分立的晶体管和其他元器件，而利用oc门只要合理选取V田大小，使驱动电流小于门中VT5所能承受的最大值即可。五、TSL门电路三态门)(一)基本概念TSL与非门(三态门)除具有1与非门输出高电平和低电平外，还有第二种输出一一高阻状态(又称禁止状态或失效状态)，逻辑图形符号如图4-19所示。&I&I E o-c1 EN E

47、0-一卧Ao-一-j7P町-FA。一-llp-01 80-一-3。一一寸(吟。)图4-19TSL门逻辑图形符号(a)低电平使能;(b)高电平使能E为使能端，当使能端有效时电路执行正常与非功能F=AB;当便能端元效时输出F处于高阻状态，记为Z。白L门的使能端有两种控制形式，图4-19(a)为低电平使能，表达式为(F=ABL 与叫1 E=O F=zlEzi高阻状态34 图4-19(b)为高电平使能，表达式为lhEL1叫MiM高阻状态下面给出一些常见的ISL门(三态门)，如图4-20所示。2YLtT 升机fFG叫FGfG可4yG三杏，m剖门三志去栅门亘在与门三志与非门图4 一20常见三态门(二)TS

48、L门应用ISL门属于一种特殊控制开关，广泛用于数据总线结构。图4-21为三态总线结构，任何时刻只能有一个使能端有效，即只有一个门处于数据传输状态，而其他门处于禁止状态。这样就实现了在同一共用迢迢(BUS)上分时传输若干路数据，从而大大减少了数据传输线的数目。81 AI 81 E2 A2 82 E A n 图4-21三态总线结掏35 主态门也可以用来双向传输，如图4-22所示。当E=O时，门l工作，门2禁止，数据从A送到B;当E=l时，门l禁止，门2工作，数据从B送到A。六、74系列TTI.集成电路型号介绍74系列L集成电路型号及功能如表41所示。A 图4-22三态门双向传输表4-174系列TI

49、L集成电路型号及功能型号功能配MN器剧附带动(O俑白棋11l丁)噬嘟丁l1阶嗨啊啊啊啊配梯田门门啊啊啊啊阳门批与与或与(冲冯与与与导与与(与冲入人人人器器缓器人人人人入人器入缓输输输输相相相冲输输输输输输相输相2222反反反级223334反3E回归回四六六大六四囚一二三=一双六三大咄咄咄mm川咄咄唰mw喇喇咄州咄咄川旧旧制77777777777777777 36 问一叩咄咄咄咄咄咄咄咄咄咄咄响咄咄咄制制咽响咄咄咄刷刷制咄咄咄咄咄咄剧明明明;一7777777777777777777777续表37 能)1 六反相缓冲m/驱动器(OC)双4输入与1，门(施啻特)六反相器(施密特)双4输入与才Ifl双

50、4输入与门双4输入与才l门(OC)可扩展双4输入与非门四2输入与非门双4输入与非门四2输入与非门三3输入或非门四z输入或非缓冲器人输入与非门延时单元电路四2输入或非门四2输入或非缓冲器六级冲器四4输入或非门四输入端与非级冲都现2输入与非缓冲器(OC)班4输入瑞与非缓冲端二十进制译码指余3码一卡逃制计数揣余3格雷码十进制计数器BCD十选制译码/驱动.，BCD-七段译码驱动器(OC)BCD-七段译码驱动器(OC，15V)CD七段详码驱动器CD-七段译码驱动器二2输入双与或非门213输入双与或非门41陆人可扩展与或门叫陷入与或非门四4输入与或非门2凹输双与或;，1门双4输入与扩展器续表型号功能7幅i