第4章组合逻辑电路.ppt

《第4章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第4章组合逻辑电路.ppt（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第4 4章章 组合逻辑电路组合逻辑电路 第八节第八节第八节第八节 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险一、竞争冒险现象及其产生原因一、竞争冒险现象及其产生原因1.竞争冒险现象竞争冒险现象前面分析设计组合电路时，都是在信号稳态情况前面分析设计组合电路时，都是在信号稳态情况下讨论的，实际电路工作时，信号变化需要时间，下讨论的，实际电路工作时，信号变化需要时间，门电路对信号也产生一定的延时，而各个门的延门电路对信号也产生一定的延时，而各个门的延时不尽相同，因此若干个彼此独立的输入信号就时不尽相同，因此若干个彼此独立的输入信号就不可能恰好同

2、时变化，即使同一信号经过不同的不可能恰好同时变化，即使同一信号经过不同的通路到达某个门的输入端也会有先有后，于是产通路到达某个门的输入端也会有先有后，于是产生时差，这种现象称为竞争。生时差，这种现象称为竞争。由于竞争就有可能使电路的输出信号在变化过程由于竞争就有可能使电路的输出信号在变化过程中出现非正常的干拢脉冲（又称毛刺），有时会中出现非正常的干拢脉冲（又称毛刺），有时会影响电路的正常工作，这种现象称为影响电路的正常工作，这种现象称为冒险现象冒险现象冒险现象冒险现象。如图电路：如图电路：AA（1）“0”型冒险型冒险A“1”“0”tpd由于存在门延迟，但由于出现负尖脉峰，在脉峰由于存在门延迟，

3、但由于出现负尖脉峰，在脉峰期间不满足期间不满足称为称为“0”型冒险。型冒险。如图所示电路：如图所示电路：（2）“1”型冒险型冒险AAA“1”“0”如图所示电路：如图所示电路：（2）“1”型冒险型冒险AAA“1”“0”由于传输门延迟，使门的输出出现正尖峰脉冲，电路不由于传输门延迟，使门的输出出现正尖峰脉冲，电路不满足正常的逻辑关系，称为满足正常的逻辑关系，称为“1”型冒险。综上所述：型冒险。综上所述：这种短暂的毛刺信号仅仅入情入理在输入信号发生变化的瞬这种短暂的毛刺信号仅仅入情入理在输入信号发生变化的瞬间，而在稳态下是不会发生的。间，而在稳态下是不会发生的。有有0出出0，全，全1出出1ABFAB

4、01010“1”型冒险无冒险可见当两信号向相反方向变化时，产生冒险。可见当两信号向相反方向变化时，产生冒险。ABFAB有有1出出1，全，全0出出0无冒险临界竞争临界竞争二、逻辑冒险和功能冒险二、逻辑冒险和功能冒险1.逻辑冒险逻辑冒险BY1Y2卡诺图卡诺图卡诺图卡诺图门2门1 从卡诺图可以观察从卡诺图可以观察,当输当输入信号入信号ABC取值从无到有取值从无到有000变化到会变化到会010时时,对应的对应的稳态函数值：稳态函数值：F（000）F（010）1并且并且AC00没有变化，没有变化，只有只有B信号由信号由0变化到变化到1，假定门假定门1、门、门2有传输延迟，有传输延迟，且时间相同，则有波形

5、图：且时间相同，则有波形图：门延迟产生门延迟产生门延迟产生门延迟产生“0”0”型冒险型冒险型冒险型冒险其实我们将不变值其实我们将不变值AC00代入函数式：代入函数式：说明出现说明出现“0”型冒险。型冒险。这种由门延迟所致冒险称为逻辑冒险。这种由门延迟所致冒险称为逻辑冒险。逻辑冒险的判定逻辑冒险的判定在卡诺图中只要两卡诺圈存在相切不相交，就在卡诺图中只要两卡诺圈存在相切不相交，就有存在冒险的可能。有存在冒险的可能。其实我们将不变值其实我们将不变值AC00代入函数式：代入函数式：说明出现说明出现“0”型冒险。型冒险。这种由门延迟所致冒险称为逻辑冒险。这种由门延迟所致冒险称为逻辑冒险。逻辑冒险的判定

6、逻辑冒险的判定在卡诺图中只要两卡诺圈存在相切不相交，就在卡诺图中只要两卡诺圈存在相切不相交，就有存在冒险的可能。有存在冒险的可能。2.功能冒险功能冒险由于多个输入信号的变化时间不一致存在的由于多个输入信号的变化时间不一致存在的冒险现象称为功能冒险。如上例中：冒险现象称为功能冒险。如上例中：当输入信号从当输入信号从000变化到变化到110，由卡诺图知，由卡诺图知，在稳定状态下有在稳定状态下有F（000）F（110）1但由于前级原因，但由于前级原因，A、B两信号的变化不可能绝对两信号的变化不可能绝对同时完成，会出现先后的情况（竞争），因此到同时完成，会出现先后的情况（竞争），因此到达后级门的输入端

7、时间也会有先后，当输入信号达后级门的输入端时间也会有先后，当输入信号A、B、C从从000变化到变化到110可能有两种情况：可能有两种情况：ABC：（000）（110）100010（1）（2）（1）种情况对应的函数值为）种情况对应的函数值为0，出现，出现“0”型冒险；型冒险；（2）种情况对应的函数值为）种情况对应的函数值为1，出现，出现“1”型冒险。型冒险。三、冒险现象的检查三、冒险现象的检查1.代数法代数法如果一个函数在输入信号的某种组合下，输如果一个函数在输入信号的某种组合下，输出函数出现或的形式，则该电路就可出函数出现或的形式，则该电路就可能出现冒险现象。能出现冒险现象。【例题例题1】检查

8、如图所示电路是存在冒险检查如图所示电路是存在冒险解令BC1则F即该电路存在“1”型冒险。【例题例题2】检查如图所示电路是否存在冒险检查如图所示电路是否存在冒险解令AB0则F说明存在“0”型冒险。根据逻辑电路图写出表达式。令令B=C=1 A具有两条路经到达输出端，所以具有两条路经到达输出端，所以A变量为具有竞争能力的变量。变量为具有竞争能力的变量。会产生会产生0冒险。冒险。产生偏1冒险，即0冒险。消除冒险的方法：消除冒险的方法：消除冒险的方法就是消除产生的条件。根据包含律可以写出：根据包含律可以写出：令令B=C=1输出F1,不可能出现0冒险。从本例看出：最简和最佳是一对矛盾两个方面。从本例看出：

9、最简和最佳是一对矛盾两个方面。&1ABCF&1ABCF&根据逻辑电路图写出表达式。令令B=C=1 A具有两条路经到达输出端，所以具有两条路经到达输出端，所以A变量为具有竞争能力的变量。变量为具有竞争能力的变量。会产生会产生0冒险。冒险。产生偏1冒险，即0冒险。消除冒险的方法：消除冒险的方法：消除冒险的方法就是消除产生的条件。根据包含律可以写出：根据包含律可以写出：令令B=C=1输出F1,不可能出现0冒险。从本例看出：最简和最佳是一对矛盾两个方面。从本例看出：最简和最佳是一对矛盾两个方面。&1ABCF&1ABCF&1111ABCF令令B=C=0会产生1冒险消除冒险的方法：消除冒险的方法：消除冒险

10、的方法就是消除产生的条件。根据包含律可以写出根据包含律可以写出：令令B=C=0输出F0,不可能出现1冒险。1111ABCF12.卡诺图法卡诺图法将电路的输出函数用卡诺图表示出来，如发现将电路的输出函数用卡诺图表示出来，如发现卡诺图中用卡诺图中用“1”或或“0”格所画卡诺圈有相切现象，说明该电路有可格所画卡诺圈有相切现象，说明该电路有可能存在逻辑冒险。能存在逻辑冒险。【例题例题1】用卡诺图法判断如图电路有无冒险用卡诺图法判断如图电路有无冒险解画出输出函数的卡诺图解画出输出函数的卡诺图相切，存在冒险现象四、消除冒险现象的方法四、消除冒险现象的方法在组合逻辑电路中，出现的冒险现象，可能导在组合逻辑电

11、路中，出现的冒险现象，可能导致电路不能正常工作，因此必须避开或消除，其方致电路不能正常工作，因此必须避开或消除，其方法有：法有：1.修改逻辑设计修改逻辑设计在原电路中增加一个多余项，这样既达到消除在原电路中增加一个多余项，这样既达到消除冒险现象的目的，又不会改变原电路的逻辑功能。冒险现象的目的，又不会改变原电路的逻辑功能。如在上例电路的卡诺图中，在具有相切的卡诺如在上例电路的卡诺图中，在具有相切的卡诺圈中，再画一个搭接圈将它们搭接起来。即可消除圈中，再画一个搭接圈将它们搭接起来。即可消除冒险现象。冒险现象。四、消除冒险现象的方法四、消除冒险现象的方法在组合逻辑电路中，出现的冒险现象，可能导在组

12、合逻辑电路中，出现的冒险现象，可能导致电路不能正常工作，因此必须避开或消除，其方致电路不能正常工作，因此必须避开或消除，其方法有：法有：1.修改逻辑设计修改逻辑设计在原电路中增加一个多余项，这样既达到消除在原电路中增加一个多余项，这样既达到消除冒险现象的目的，又不会改变原电路的逻辑功能。冒险现象的目的，又不会改变原电路的逻辑功能。如在上例电路的卡诺图中，在具有相切的卡诺如在上例电路的卡诺图中，在具有相切的卡诺圈中，再画一个搭接圈将它们搭接起来。即可消除圈中，再画一个搭接圈将它们搭接起来。即可消除冒险现象。冒险现象。2.加选通脉冲3.接入滤波电容本章小结本章小结1 1常常用用的的中中规规模模组组

13、合合逻逻辑辑器器件件包包括括编编码码器器、译译码码器器、数数据据选择器、数值比较器、加法器等。选择器、数值比较器、加法器等。2 2上上述述组组合合逻逻辑辑器器件件除除了了具具有有其其基基本本功功能能外外，还还可可用用来来设设计计组组合合逻逻辑辑电电路路。应应用用中中规规模模组组合合逻逻辑辑器器件件进进行行组组合合逻逻辑辑电电路路设设计计的的一一般般原原则则是是：使使用用MSIMSI芯芯片片的的个个数数和和品品种种型型号号最少，芯片之间的连线最少最少，芯片之间的连线最少3 3用用MSIMSI芯芯片片设设计计组组合合逻逻辑辑电电路路最最简简单单和和最最常常用用的的方方法法是是，用用数数据据选选择择

14、器器设设计计多多输输入入、单单输输出出的的逻逻辑辑函函数数；用用二二进进制制译码器设计多输入、多输出的逻辑函数译码器设计多输入、多输出的逻辑函数。习题习题7.7.设计一位二进制数全减电路设计一位二进制数全减电路解：首先列出全减器真值表ABCISCO000001010011100101110111SCO用与非门和异或门实现用与非门和异或门实现要求用要求用2-42-4译码器及与门实现译码器及与门实现最后画出用与非门和异或门实现的全减器逻辑电路图。1&1&=1=1ABCISCO0000000111010110110110010101001100011111 最后画出用2-4译码器实现的一位二进制全减

15、器。ABCISCO0000000111010110110110010101001100011111 最后画出用2-4译码器实现的一位二进制全减器。0 1 2 3BIN/OCT(1)1 2EN0 1 2 3BIN/OCT(2)1 2EN&S1ABC&CO（1)8421BCD码转换为余三码（2)将余三码转换为8421BCD码加数加数余三码余三码A3A2A1A00011010001010110011110001001101010111100被加数被加数B3B2B1B0输出输出8421BCD码码F3F2F1F000000001001000110100010101100111100010018421BC

16、D吗余三码0011（0011)补1100+1=11011101110111011101110111011101110111011101（1)8421BCD转换为余三码输入输入8421BCD码码B3B2B1B00000000100100011010001010110011110001001输出输出余三码余三码A3A2A1A00011010001010110011110001001101010111100XX10XX101X101X00XX01XX011X010X10XX00XX110X001X11XX11XX000X001X11同理可以得出A2片输入为：A1片输入为：片输入为：A0片输入为：片输

17、入为：XX10XX101X101X00XX01XX011X010X10XX00XX110X001X11XX11XX000X001X11A A3 3片输入：片输入：A A2 2片输入：片输入：A A1 1片输入：片输入：A A0 0片输入：片输入：0 1 2 3ENY0 1MUX(3)0 1 2 3ENY0 1MUX(2)0 1 2 3ENY0 1MUX(1)0 1 2 3ENY0 1MUX(0)=1&1A A3 3片输入：片输入：A A2 2片输入：片输入：A A1 1片输入：片输入：A A0 0片输入：片输入：0 1 2 3ENY0 1MUX(3)0 1 2 3ENY0 1MUX(2)0 1

18、 2 3ENY0 1MUX(1)0 1 2 3ENY0 1MUX(0)=1&1A A3 3片输入：片输入：A A2 2片输入：片输入：A A1 1片输入：片输入：A A0 0片输入：片输入：B3B210EN30123EN20123MUXY2Y3102EN00123EN1013MUXY1Y01&=120 选1可用5片4选1和1片3-8译码器组成。32 选1可用8片4选1和1片3-8译码器组成。/STA1A0Y1XX0000D0001D1010D2011D3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y700001111111001101111110101101111101111101

19、11110011110111101111110111101111110111111111110&1用用5 5片片4 4选选1 1和和1 1片片3-83-8译码器组成的译码器组成的20 20 选选1 1 数据选择器。数据选择器。16选1需要4位地址码A3,A2,A1,A0。高2位地址A3,A2产生双4选1的选通信号。低2位地址A1,A0作为双4选1的地址码。A3A2/ST1/ST2/ST3/ST4000111011011101101111110A0A101EN20123EN10123MUXY1Y2012EN20123EN1013MUXY1Y21A0A101EN20123EN10123MUXY1Y

20、2012EN20123EN1013MUXY1Y21练习题：1、已知F(ABCD)=(0,2,8,10,11,14,15),要求在输入只有原变量的条件下，用最少或非门实现，并画出逻辑电路图。2、设计一位全加器。要求用2-4译码器及与非门实现，并画出逻辑电路图。3、分析电路：写出电路的输出函数F1,F2的逻辑表达式，结果用最小项之和的形式m来表示。若要用74138实现四变量函数Y(ABCD)=m(0,5,8,15)芯片如何连接，画出其电路图。4、组合电路综合应用题组合电路综合应用题 试设计一个即能做一位二进制数的全加运算，又能试设计一个即能做一位二进制数的全加运算，又能做一位二进制数的全减运算的组合逻辑电路。做一位二进制数的全减运算的组合逻辑电路。根据题意要求，列出真值表。根据题意要求，列出真值表。写出电路输出函数的最简与或表达式。写出电路输出函数的最简与或表达式。画出用画出用7413874138译码器实现的电路。译码器实现的电路。画出用数据选择器实现的电路。画出用数据选择器实现的电路。