ModelsimSE的使用方法简单易懂.pptx

《ModelsimSE的使用方法简单易懂.pptx》由会员分享，可在线阅读，更多相关《ModelsimSE的使用方法简单易懂.pptx（39页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1ModelsimSE的使用方法的使用方法(fngf)简单易懂简单易懂第一页，共39页。西安邮电学院计算机系22023/2/6逻辑仿真工具modelsim具有广泛(gungfn)的应用，我们讲述：代码仿真；门级仿真和时序验证。前言前言(qin yn)第1页/共39页第二页，共39页。西安邮电学院计算机系32023/2/6在完成一个设计的代码编写工作之后，可以直接对代码进行仿真(fn zhn)，检测源代码是否符合功能要求。这时，仿真(fn zhn)的对象是代码，比较直观，速度比较快，可以进行与其它软件相类似的多种手段的调试（如单步执行等）。在设计的最初阶段发现问题，可以节省大量的精力。代码

2、代码(di m)仿真仿真第2页/共39页第三页，共39页。西安邮电学院计算机系42023/2/6代码仿真需要代码仿真需要代码仿真需要代码仿真需要(xyo)(xyo)的文件的文件的文件的文件n n设计源代码设计源代码设计源代码设计源代码(di m)(di m)(di m)(di m)：可以使用语言或：可以使用语言或：可以使用语言或：可以使用语言或Verilog Verilog Verilog Verilog HDLHDLHDLHDL语言。语言。语言。语言。(这里以附录用这里以附录用这里以附录用这里以附录用VerilogVerilogVerilogVerilog语言编写的位计数器为例进语言编写的位

3、计数器为例进语言编写的位计数器为例进语言编写的位计数器为例进行说明）行说明）行说明）行说明）n n测试激励代码测试激励代码测试激励代码测试激励代码(di m)(di m)(di m)(di m)：根据设计要求编写输入输出的激励：根据设计要求编写输入输出的激励：根据设计要求编写输入输出的激励：根据设计要求编写输入输出的激励程序，由于不需要进行综合，书写具有很大的灵活性。程序，由于不需要进行综合，书写具有很大的灵活性。程序，由于不需要进行综合，书写具有很大的灵活性。程序，由于不需要进行综合，书写具有很大的灵活性。n n仿真模型库：根据设计内调用器件供应商提供的模块而定。仿真模型库：根据设计内调用器

4、件供应商提供的模块而定。仿真模型库：根据设计内调用器件供应商提供的模块而定。仿真模型库：根据设计内调用器件供应商提供的模块而定。第3页/共39页第四页，共39页。西安邮电学院计算机系52023/2/6建立工程：建立工程：在在modelsimmodelsim中建立中建立ProjectProject。如图。如图2.12.1所示，点击所示，点击file-new-file-new-projectproject。得到。得到creat projectcreat project的的弹出窗口，如图弹出窗口，如图.所示。在所示。在project nameproject name栏中填写你的项目栏中填写你的项目名

5、称，建议和你的顶层文件名字名称，建议和你的顶层文件名字一致。一致。Project Projectlocationlocation是你是你的工作目录，你可通过的工作目录，你可通过browsebrowse按按钮来选择或改变。钮来选择或改变。Default Default library namelibrary name可以可以(ky)(ky)采用工采用工具默认的具默认的workwork。代码仿真代码仿真(fn zhn)步骤步骤第4页/共39页第五页，共39页。西安邮电学院计算机系62023/2/6图第5页/共39页第六页，共39页。西安邮电学院计算机系72023/2/6图第6页/共39页第七页，共

6、39页。西安邮电学院计算机系82023/2/6第7页/共39页第八页，共39页。西安邮电学院计算机系92023/2/6给工程加入给工程加入给工程加入给工程加入(jir)(jir)(jir)(jir)文件：文件：文件：文件：ModelSimModelSimModelSimModelSim会自动弹出会自动弹出会自动弹出会自动弹出Add Items Add Items Add Items Add Items totototothe projectthe projectthe projectthe project窗口，如下图所示窗口，如下图所示窗口，如下图所示窗口，如下图所示所示。选择所示。选择所示。

7、选择所示。选择Add Exsiting FileAdd Exsiting FileAdd Exsiting FileAdd Exsiting File后，根据相应的提示将文件加到该后，根据相应的提示将文件加到该后，根据相应的提示将文件加到该后，根据相应的提示将文件加到该projectprojectprojectproject中。中。中。中。第8页/共39页第九页，共39页。西安邮电学院计算机系102023/2/6图第9页/共39页第十页，共39页。西安邮电学院计算机系112023/2/6编译编译编译编译(biny)(biny)(biny)(biny)：编译编译编译编译(biny)(biny)(

8、biny)(biny)（包括原代码和库文件的编译（包括原代码和库文件的编译（包括原代码和库文件的编译（包括原代码和库文件的编译(biny)(biny)(biny)(biny)），编译），编译），编译），编译(biny)(biny)(biny)(biny)可点击可点击可点击可点击Comlile-Comlile AllComlile-Comlile AllComlile-Comlile AllComlile-Comlile All来完成。来完成。来完成。来完成。第10页/共39页第十一页，共39页。西安邮电学院计算机系122023/2/6装载文件装载文件装载文件装载文件(wnjin)(wnjin)

9、(wnjin)(wnjin)：如图，点击如图，点击如图，点击如图，点击Simulate-SimulateSimulate-SimulateSimulate-SimulateSimulate-Simulate后，如图所示，选后，如图所示，选后，如图所示，选后，如图所示，选定顶层文件定顶层文件定顶层文件定顶层文件(wnjin)(wnjin)(wnjin)(wnjin)（激励文件（激励文件（激励文件（激励文件(wnjin)(wnjin)(wnjin)(wnjin)），），），），ADDADDADDADD加入，然后点击加入，然后点击加入，然后点击加入，然后点击load,load,load,load,装

10、载。装载。装载。装载。第11页/共39页第十二页，共39页。西安邮电学院计算机系132023/2/6图第12页/共39页第十三页，共39页。西安邮电学院计算机系142023/2/6图5第13页/共39页第十四页，共39页。西安邮电学院计算机系152023/2/6开始仿真开始仿真开始仿真开始仿真(f(f n n zhn)zhn)：如下图示：如下图示：如下图示：如下图示第14页/共39页第十五页，共39页。西安邮电学院计算机系162023/2/6仿真(fn zhn)波形如下图第15页/共39页第十六页，共39页。西安邮电学院计算机系172023/2/6波形信号的保存：波形信号的保存：波形信号的保存

11、：波形信号的保存：有时，在波形窗口有时，在波形窗口有时，在波形窗口有时，在波形窗口(chungku)(chungku)(chungku)(chungku)拖放了很多的信号，可以保存起来拖放了很多的信号，可以保存起来拖放了很多的信号，可以保存起来拖放了很多的信号，可以保存起来以后调入。在以后调入。在以后调入。在以后调入。在wavewavewavewave窗口窗口窗口窗口(chungku)(chungku)(chungku)(chungku)，File-Save formatFile-Save formatFile-Save formatFile-Save format，保存，保存，保存，保存成成

12、成成*.do*.do*.do*.do文件。以后需要调入时，在文件。以后需要调入时，在文件。以后需要调入时，在文件。以后需要调入时，在modelsimmodelsimmodelsimmodelsim主窗口主窗口主窗口主窗口(chungku)(chungku)(chungku)(chungku)命命命命令行内执行：令行内执行：令行内执行：令行内执行：do*.dodo*.dodo*.dodo*.do即可。即可。即可。即可。第16页/共39页第十七页，共39页。西安邮电学院计算机系182023/2/6 使用综合软件综合后生成的门级网表或者是实现后生成的门级模型使用综合软件综合后生成的门级网表或者是实现

13、后生成的门级模型进行仿真，不加入时延的仿真就是门级仿真。可以检验综合后或实现后的进行仿真，不加入时延的仿真就是门级仿真。可以检验综合后或实现后的功能是否满足功能要求，其速度比代码功能仿真要慢，但是比时序仿真要功能是否满足功能要求，其速度比代码功能仿真要慢，但是比时序仿真要快。快。在门级仿真的基础上加入时延文件在门级仿真的基础上加入时延文件.sdo.sdo文件的仿真就是时延仿真。优点文件的仿真就是时延仿真。优点是：比较真实的反映逻辑的时延与功能，缺点是：比较真实的反映逻辑的时延与功能，缺点(qudi(qudi n)n)是速度比较慢，是速度比较慢，如果逻辑比较大，那么需要很长的时间。如果逻辑比较大

14、，那么需要很长的时间。门级仿真门级仿真(fn zhn)和时序仿真和时序仿真(fn zhn)第17页/共39页第十八页，共39页。西安邮电学院计算机系192023/2/6在这里在这里(zhl)(zhl)仿真以仿真以Altera Altera 的器件为例。利用经过综合布局的器件为例。利用经过综合布局布线的网表和具有时延信息的文件进行仿真，可以比较精确的布线的网表和具有时延信息的文件进行仿真，可以比较精确的仿真逻辑的时序是否满足要求。仿真逻辑的时序是否满足要求。第18页/共39页第十九页，共39页。西安邮电学院计算机系202023/2/6n n综合布局布线生成的网表文件综合布局布线生成的网表文件综合

15、布局布线生成的网表文件综合布局布线生成的网表文件n n测试激励测试激励测试激励测试激励n n元件库元件库元件库元件库n n时序仿真需要综合布局布线生成的具有时序仿真需要综合布局布线生成的具有时序仿真需要综合布局布线生成的具有时序仿真需要综合布局布线生成的具有(jyu)(jyu)(jyu)(jyu)时延信息的时延信息的时延信息的时延信息的文件（文件（文件（文件（sdf)sdf)sdf)sdf)文件。文件。文件。文件。仿真需要仿真需要(xyo)的文件的文件第19页/共39页第二十页，共39页。西安邮电学院计算机系212023/2/6在在在在QuartusQuartusQuartusQuartus中

16、正确设置仿真工具：中正确设置仿真工具：中正确设置仿真工具：中正确设置仿真工具：如图所示，点击如图所示，点击如图所示，点击如图所示，点击QuartusQuartusQuartusQuartus的的的的AssignmentAssignmentAssignmentAssignment菜单下的菜单下的菜单下的菜单下的EDA Tools EDA Tools EDA Tools EDA Tools SettingsSettingsSettingsSettings，进入图中，点击，进入图中，点击，进入图中，点击，进入图中，点击EDA tool typeEDA tool typeEDA tool typeED

17、A tool type，在，在，在，在Tools Tools Tools Tools SettingsSettingsSettingsSettings的下拉菜单中，根据你所使用的语言的下拉菜单中，根据你所使用的语言的下拉菜单中，根据你所使用的语言的下拉菜单中，根据你所使用的语言(yyn)(yyn)(yyn)(yyn)与与与与ModelsimModelsimModelsimModelsim的版本，作相应的选择。的版本，作相应的选择。的版本，作相应的选择。的版本，作相应的选择。仿真仿真(fn zhn)步骤步骤第20页/共39页第二十一页，共39页。西安邮电学院计算机系222023/2/6图第21页

18、/共39页第二十二页，共39页。西安邮电学院计算机系232023/2/6图图第22页/共39页第二十三页，共39页。西安邮电学院计算机系242023/2/6用用用用QusrtusQusrtusQusrtusQusrtus产生仿真产生仿真产生仿真产生仿真(fn zhn)(fn zhn)(fn zhn)(fn zhn)所需要的网表与所需要的网表与所需要的网表与所需要的网表与sdfsdfsdfsdf文件：文件：文件：文件：在作了第一步的正确设置后，每当你完成一次编译，在作了第一步的正确设置后，每当你完成一次编译，在作了第一步的正确设置后，每当你完成一次编译，在作了第一步的正确设置后，每当你完成一次编

19、译，QuartusQuartusQuartusQuartus会自动会自动会自动会自动在你的当前在你的当前在你的当前在你的当前Project Project Project Project 目录下生成一个目录下生成一个目录下生成一个目录下生成一个simulationsimulationsimulationsimulation目录，在该目录下，目录，在该目录下，目录，在该目录下，目录，在该目录下，就有我们所需要的文件。如果使用就有我们所需要的文件。如果使用就有我们所需要的文件。如果使用就有我们所需要的文件。如果使用VHDLVHDLVHDLVHDL语言，网表文件是语言，网表文件是语言，网表文件是语言

20、，网表文件是.VHO.VHO.VHO.VHO，SDFSDFSDFSDF文件文件文件文件.SDO.SDO.SDO.SDO；如果使用；如果使用；如果使用；如果使用VerilogVerilogVerilogVerilog语言，网表文件是语言，网表文件是语言，网表文件是语言，网表文件是.VO.VO.VO.VO，SDFSDFSDFSDF文件也是文件也是文件也是文件也是.SDO.SDO.SDO.SDO。第23页/共39页第二十四页，共39页。西安邮电学院计算机系252023/2/6在在在在ModelSimModelSimModelSimModelSim中建立中建立中建立中建立ProjectProjectP

21、rojectProject：与代码仿真与代码仿真与代码仿真与代码仿真(fn zhn)(fn zhn)(fn zhn)(fn zhn)相似，建立工程，并加入文件。不同的是，相似，建立工程，并加入文件。不同的是，相似，建立工程，并加入文件。不同的是，相似，建立工程，并加入文件。不同的是，门级仿真门级仿真门级仿真门级仿真(fn zhn)(fn zhn)(fn zhn)(fn zhn)或时序仿真或时序仿真或时序仿真或时序仿真(fn zhn)(fn zhn)(fn zhn)(fn zhn)，则是加入综合后，则是加入综合后，则是加入综合后，则是加入综合后的网表文件，源代码文件不需要，可以将其从的网表文件，

22、源代码文件不需要，可以将其从的网表文件，源代码文件不需要，可以将其从的网表文件，源代码文件不需要，可以将其从ProjectProjectProjectProject中删除。中删除。中删除。中删除。第24页/共39页第二十五页，共39页。西安邮电学院计算机系262023/2/6编译源代码和网表：编译源代码和网表：编译源代码和网表：编译源代码和网表：源代码的编译可点击源代码的编译可点击源代码的编译可点击源代码的编译可点击(din j)Comlile-Comlile All(din j)Comlile-Comlile All(din j)Comlile-Comlile All(din j)Comli

23、le-Comlile All来完成。来完成。来完成。来完成。第25页/共39页第二十六页，共39页。西安邮电学院计算机系272023/2/6库文件的编译：库文件的编译：库文件的编译如下所述在成功库文件的编译：库文件的编译：库文件的编译如下所述在成功库文件的编译：库文件的编译：库文件的编译如下所述在成功库文件的编译：库文件的编译：库文件的编译如下所述在成功(chnggng)(chnggng)(chnggng)(chnggng)建立建立建立建立ProjectProjectProjectProject后，后，后，后，ModelsimModelsimModelsimModelsim中如下图示：中如下图

24、示：中如下图示：中如下图示：第26页/共39页第二十七页，共39页。西安邮电学院计算机系282023/2/6编译(biny)Vo和testbench文件第27页/共39页第二十八页，共39页。西安邮电学院计算机系292023/2/6弹出上图所示窗口弹出上图所示窗口(chungku)(chungku)。在。在DesignDesign下，点开下，点开wokwok，双击你的双击你的testbenchtestbench，再单击，再单击AddAdd按钮。在按钮。在LibrariesLibraries下，单下，单击击AddAdd按钮，将刚才在按钮，将刚才在QUARTUSQUARTUS里面生成的库加入，本例

25、加里面生成的库加入，本例加入如下图两个库文件：入如下图两个库文件：第28页/共39页第二十九页，共39页。西安邮电学院计算机系302023/2/6添加添加(tin ji)所需要的库文件所需要的库文件第29页/共39页第三十页，共39页。西安邮电学院计算机系312023/2/6对于时序仿真对于时序仿真(fn zhn)(fn zhn)，还要加入（，还要加入（sdfsdf）文件，单击）文件，单击SDFSDF，再单击再单击AddAdd，将，将SDFSDF文件加入，如下图示：文件加入，如下图示：第30页/共39页第三十一页，共39页。西安邮电学院计算机系322023/2/6添加标准的延迟添加标准的延迟(

26、ynch)文件文件第31页/共39页第三十二页，共39页。西安邮电学院计算机系332023/2/6通过通过BrowseBrowse加入加入SDFSDF文件，在文件，在Apply Apply toto Region Region框内填入延迟文件所框内填入延迟文件所对应的模块。在上图中，对应的模块。在上图中，coun4_tp coun4_tp为测试激励程序，为测试激励程序，mycountmycount为被为被仿真的模块在激励程序中的例化名字。单击仿真的模块在激励程序中的例化名字。单击okok将将SDFSDF文件加入，然文件加入，然后后(rnhu)(rnhu)单击单击loadload，就可以开始仿真

27、了。，就可以开始仿真了。第32页/共39页第三十三页，共39页。西安邮电学院计算机系342023/2/6仿真准备：仿真准备：仿真准备：仿真准备：致此我们已经准备好了仿真所需要的所有文件致此我们已经准备好了仿真所需要的所有文件致此我们已经准备好了仿真所需要的所有文件致此我们已经准备好了仿真所需要的所有文件(wnjin)(wnjin)(wnjin)(wnjin)：源代码或网：源代码或网：源代码或网：源代码或网表文件表文件表文件表文件(wnjin)(wnjin)(wnjin)(wnjin)，testbenchtestbenchtestbenchtestbench文件文件文件文件(wnjin)(wnj

28、in)(wnjin)(wnjin)，库文件，库文件，库文件，库文件(wnjin)(wnjin)(wnjin)(wnjin)，SDFSDFSDFSDF文件文件文件文件(wnjin)(wnjin)(wnjin)(wnjin)。下面开始仿真。如图所示，点击。下面开始仿真。如图所示，点击。下面开始仿真。如图所示，点击。下面开始仿真。如图所示，点击Simulate-Simulate-Simulate-Simulate-SimulateSimulateSimulateSimulate后，后，后，后，第33页/共39页第三十四页，共39页。西安邮电学院计算机系352023/2/6第34页/共39页第三十五页

29、，共39页。西安邮电学院计算机系362023/2/6开始开始开始开始(kish(kish)仿真：仿真：仿真：仿真：与代码仿真一样，在这里就不在说明。后仿真波形如下图示：与代码仿真一样，在这里就不在说明。后仿真波形如下图示：与代码仿真一样，在这里就不在说明。后仿真波形如下图示：与代码仿真一样，在这里就不在说明。后仿真波形如下图示：第35页/共39页第三十六页，共39页。西安邮电学院计算机系372023/2/6module count4(out,reset,clk);module count4(out,reset,clk);o output 3:0 out;utput 3:0 out;input

30、reset,clk;input reset,clk;r reg 3:0 out;eg 3:0 out;always(posedge clk always(posedge clk or posedge resetor posedge reset)begin begin if(reset)if(reset)out=0;out=0;else else out=out+1;out=out+1;end end endmodule endmodule 附加附加(fji)源代码及测试代码源代码及测试代码第36页/共39页第三十七页，共39页。西安邮电学院计算机系382023/2/6timescale 1ns

31、/1ns timescale 1ns/1ns include count4.v include count4.v module count4_tp;module count4_tp;reg clk,reset;reg clk,reset;wire3:0 out;wire3:0 out;parameter DELY=100;parameter DELY=100;count4 mycount(out,reset,clk);count4 mycount(out,reset,clk);always#(DELY/2)clk=clk;always#(DELY/2)clk=clk;第37页/共39页第三十八页，共39页。西安邮电学院计算机系392023/2/6initial begin clk=0;reset=0;#DELY reset=1;#DELY reset=0;#(DELY*20)$finish;end endmodule 第38页/共39页第三十九页，共39页。