QuartusII使用教程图形输入.pptx

《QuartusII使用教程图形输入.pptx》由会员分享，可在线阅读，更多相关《QuartusII使用教程图形输入.pptx（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1QuartusII使用教程使用教程(jiochng)图形输入图形输入PPT课件课件第一页，共36页。2第一第一(dy)部分：实验要求部分：实验要求n n通过本次实验，引导学生以通过本次实验，引导学生以EDA设计的手段来设计数字逻设计的手段来设计数字逻辑电路辑电路(lu j din l)；n n认识可编程逻辑器件认识可编程逻辑器件(PLD)；n n掌握掌握QuartusII集成开发环境软集成开发环境软件。件。第1页/共36页第二页，共36页。3一、实验一、实验(shyn)目的目的1.1.学习学习学习学习EDAEDA集成工具软件集成工具软件集成工具软件集成工具软件Quartus IIQua

2、rtus II的使用；的使用；的使用；的使用；2.2.学会基于学会基于学会基于学会基于PLDPLD的的的的EDAEDA设计流程；设计流程；设计流程；设计流程；3.3.学会使用原理图设计小型数字电路；学会使用原理图设计小型数字电路；学会使用原理图设计小型数字电路；学会使用原理图设计小型数字电路；4.4.掌握对设计进行掌握对设计进行掌握对设计进行掌握对设计进行(jnxng)(jnxng)综合、仿真和设计下载的方法。综合、仿真和设计下载的方法。综合、仿真和设计下载的方法。综合、仿真和设计下载的方法。二、实验二、实验(shyn)目仪器及器件目仪器及器件1、实验设备：数字电路实验箱实验设备：数字电路实验

3、箱1台台2、实验器件：可编程逻辑器件（背板）实验器件：可编程逻辑器件（背板）第2页/共36页第三页，共36页。4三、实验三、实验三、实验三、实验(shyn)(shyn)原理原理原理原理n n可编程逻辑器件（可编程逻辑器件（可编程逻辑器件（可编程逻辑器件（Programmable Logic DevicesProgrammable Logic Devices，PLDPLD），），），），发展于发展于发展于发展于2020世纪世纪世纪世纪7070年代，属半定制集成电路；年代，属半定制集成电路；年代，属半定制集成电路；年代，属半定制集成电路；n n使用使用使用使用PLDPLD器件，借助器件，借助器件，

4、借助器件，借助EDAEDA设计方法，可以方便、快速地构设计方法，可以方便、快速地构设计方法，可以方便、快速地构设计方法，可以方便、快速地构建数字系统；建数字系统；建数字系统；建数字系统；n n任何组合逻辑电路都可以用任何组合逻辑电路都可以用任何组合逻辑电路都可以用任何组合逻辑电路都可以用“与门与门与门与门-或门或门或门或门”二级电路实现；二级电路实现；二级电路实现；二级电路实现；n n任何时序逻辑电路都可以由组合逻辑电路加上存储元件任何时序逻辑电路都可以由组合逻辑电路加上存储元件任何时序逻辑电路都可以由组合逻辑电路加上存储元件任何时序逻辑电路都可以由组合逻辑电路加上存储元件（触发器、锁存器构成

5、）；（触发器、锁存器构成）；（触发器、锁存器构成）；（触发器、锁存器构成）；n n人们由此提出乘积人们由此提出乘积人们由此提出乘积人们由此提出乘积(chngj)(chngj)项可编程电路结构，原理结构项可编程电路结构，原理结构项可编程电路结构，原理结构项可编程电路结构，原理结构如下：如下：如下：如下：第3页/共36页第四页，共36页。5低密度低密度低密度低密度PLDPLD可编程原理可编程原理可编程原理可编程原理(yunl(yunl)【早期器件】【早期器件】【早期器件】【早期器件】低密度（简单）低密度（简单）PLDPLD，通常内部等效门数少通常内部等效门数少于于500500个，只能实现通个，只能

6、实现通用用(tngyng)(tngyng)数字逻数字逻辑（如辑（如7474系列）的一系列）的一些功能些功能第4页/共36页第五页，共36页。6n n使用使用FPGA（大容量可编程逻辑（大容量可编程逻辑器件）从事数字系统设计的三阶器件）从事数字系统设计的三阶段段(jidun)：n n1、常规逻辑功能描述的实现；、常规逻辑功能描述的实现；n n指常规数字逻辑器件，如指常规数字逻辑器件，如3-8线译线译码器码器74LS138，二进制计数器，二进制计数器74LS161，移位寄存器，移位寄存器74LS194等；等；n n2、时序产生及控制、小型数字、时序产生及控制、小型数字系统的实现；系统的实现；n n

7、如用状态机完成如用状态机完成AD信号的采集，信号的采集，产生产生PWM时序控制步进电机时序控制步进电机n n简易数字频率计、交通灯、数字简易数字频率计、交通灯、数字种系统的实现等；种系统的实现等；n n3、算法功能、算法功能/综合系统的实现综合系统的实现n nFFT算法实现、频谱分析等。算法实现、频谱分析等。第5页/共36页第六页，共36页。7四、实验四、实验(shyn)任务任务 n n参照下图，在参照下图，在参照下图，在参照下图，在QuartusIIQuartusII原理图输入环境下，画出原理图输入环境下，画出原理图输入环境下，画出原理图输入环境下，画出3-83-8线译码器构成线译码器构成线

8、译码器构成线译码器构成(guchng)(guchng)的流水灯电路；的流水灯电路；的流水灯电路；的流水灯电路；第6页/共36页第七页，共36页。8五、实验五、实验(shyn)步骤步骤n n1.1.建立一个项目；建立一个项目；建立一个项目；建立一个项目；n n2.2.选定目标器件（选定目标器件（选定目标器件（选定目标器件（EPM240T100C5EPM240T100C5），配置管脚，对设计进行综合），配置管脚，对设计进行综合），配置管脚，对设计进行综合），配置管脚，对设计进行综合(zngh)(zngh)；n n3.3.绘制设计电路原理图；绘制设计电路原理图；绘制设计电路原理图；绘制设计电路原理图

9、；n n4.4.编辑测试激励波形文件，执行时序仿真，记录仿真结果；编辑测试激励波形文件，执行时序仿真，记录仿真结果；编辑测试激励波形文件，执行时序仿真，记录仿真结果；编辑测试激励波形文件，执行时序仿真，记录仿真结果；n n5.5.对设计进行引脚锁定，下载设计文件到芯片中；对设计进行引脚锁定，下载设计文件到芯片中；对设计进行引脚锁定，下载设计文件到芯片中；对设计进行引脚锁定，下载设计文件到芯片中；n n6.6.断电后连接验证电路，然后上电观察硬件运行结果，如不正确，断电后连接验证电路，然后上电观察硬件运行结果，如不正确，断电后连接验证电路，然后上电观察硬件运行结果，如不正确，断电后连接验证电路，

10、然后上电观察硬件运行结果，如不正确，需要重新修改设计；需要重新修改设计；需要重新修改设计；需要重新修改设计；n n7.7.记录实验结果及实验过程中出现的问题及解决办法。记录实验结果及实验过程中出现的问题及解决办法。记录实验结果及实验过程中出现的问题及解决办法。记录实验结果及实验过程中出现的问题及解决办法。n n（注：）（注：）（注：）（注：）5-75-7步的操作参考实验八的步的操作参考实验八的步的操作参考实验八的步的操作参考实验八的pptppt，如本次实验未完成，第八，如本次实验未完成，第八，如本次实验未完成，第八，如本次实验未完成，第八次实验继续进行，请自行保留设计工程文件夹。次实验继续进行

11、，请自行保留设计工程文件夹。次实验继续进行，请自行保留设计工程文件夹。次实验继续进行，请自行保留设计工程文件夹。第7页/共36页第八页，共36页。9六、实验报告要求六、实验报告要求(yoqi)n n1.1.记录设计记录设计记录设计记录设计(shj)(shj)原理图。原理图。原理图。原理图。n n2.2.记录综合结果（逻辑单元记录综合结果（逻辑单元记录综合结果（逻辑单元记录综合结果（逻辑单元的消耗情的消耗情的消耗情的消耗情况等）。况等）。况等）。况等）。n n3.3.记录仿真结果（画出仿真波形）。记录仿真结果（画出仿真波形）。记录仿真结果（画出仿真波形）。记录仿真结果（画出仿真波形）。n n4.

12、4.分析结果（实验现象结论）。分析结果（实验现象结论）。分析结果（实验现象结论）。分析结果（实验现象结论）。n n5.5.简答思考题。简答思考题。简答思考题。简答思考题。思考题：思考题：1、什么是可编程逻辑、什么是可编程逻辑(lu j)器件，简述其优点；器件，简述其优点；2、简述、简述QuartusII从事本实验项目设计的流程。从事本实验项目设计的流程。第8页/共36页第九页，共36页。10第二第二(d r)部分：部分：QuartusII软件软件使用使用n n请同学们参照后面的步骤，提前做好预习，请同学们参照后面的步骤，提前做好预习，熟悉熟悉QuartusII软件的操作环境；软件的操作环境；n

13、 nQuartusII软件可到实验中心软件可到实验中心(zhngxn)网网站上下载，要注意它的破解步骤站上下载，要注意它的破解步骤第9页/共36页第十页，共36页。11一、准备一、准备一、准备一、准备(zh(zh nbi)nbi)n n1 1、使用、使用、使用、使用QuartusIIQuartusII软件之前，软件之前，软件之前，软件之前，请确保软件已正常破解请确保软件已正常破解请确保软件已正常破解请确保软件已正常破解(p(p ji)ji)n n若启动若启动若启动若启动QuartusIIQuartusII时看到如下时看到如下时看到如下时看到如下界面，则说明软件尚未正常界面，则说明软件尚未正常界

14、面，则说明软件尚未正常界面，则说明软件尚未正常破解破解破解破解(p ji)(p ji)，需要破解，需要破解，需要破解，需要破解(p(p ji)ji)后才能正常使用：后才能正常使用：后才能正常使用：后才能正常使用：将本机将本机D:Altera目录下的目录下的License.Dat文件中的文件中的MAC号即完成破解号即完成破解;右图所示为查看右图所示为查看(chkn)本机本机MAC地址（实际地址）的方法。地址（实际地址）的方法。第10页/共36页第十一页，共36页。122、Quartus II 6.0主界面操作主界面操作(cozu)环环境境1、Project Navigator（工程（工程(gng

15、chng)管理器）管理器）2、Message window（信息（信息(xnx)窗口）窗口）2、Status window（状态窗口）（状态窗口）第11页/共36页第十二页，共36页。133、常用、常用(chn yn)工具栏工具栏To reset views:1.Tools Customize Toolbars Reset All2.Restart Quartus IIWindow&new file buttonsCompiler reportFloorplanExecution controlsDynamic menus若若QuartusII界面上一些默认的按钮被关闭界面上一些默认的按钮被关

16、闭(gunb)，影响使用，可按右边的操作步骤来复原，影响使用，可按右边的操作步骤来复原第12页/共36页第十三页，共36页。14工程创建工程创建(chungjin)时的准备工作时的准备工作n nQuartusIIQuartusII通过通过通过通过“工程工程工程工程(gngchng)(gngchng)（ProjectProject）”来管理来管理来管理来管理设计文件，必须为此工程设计文件，必须为此工程设计文件，必须为此工程设计文件，必须为此工程(gngchng)(gngchng)创建一个放置创建一个放置创建一个放置创建一个放置与此工程与此工程与此工程与此工程(gngchng)(gngchng)相

17、关的所有设计文件的文件夹；相关的所有设计文件的文件夹；相关的所有设计文件的文件夹；相关的所有设计文件的文件夹；n n此文件夹名不宜用中文，也最好不要用数字，应放到此文件夹名不宜用中文，也最好不要用数字，应放到此文件夹名不宜用中文，也最好不要用数字，应放到此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安装目录中；磁盘上容易找到的地方，不要放在软件的安装目录中；磁盘上容易找到的地方，不要放在软件的安装目录中；磁盘上容易找到的地方，不要放在软件的安装目录中；n n建立完工程建立完工程建立完工程建立完工程(gngchng)(gngchng)文件夹后再进行后续操作文件

18、夹后再进行后续操作文件夹后再进行后续操作文件夹后再进行后续操作二、在二、在QuartusII6.0环境下建立环境下建立(jinl)工工程程第13页/共36页第十四页，共36页。151、项目创建、项目创建(chungjin)向导向导工程文件名，任取，建立在用户工程文件名，任取，建立在用户自己的目录下，不要使用自己的目录下，不要使用(shyng)软件的安装目录或系软件的安装目录或系统目录统目录选择工作选择工作(gngzu)路径路径顶层实体名，一般和工程顶层实体名，一般和工程名相同名相同文件菜单文件菜单基于已有项目创建工程基于已有项目创建工程（一般（一般 不使用）不使用）第14页/共36页第十五页，

19、共36页。16添加用户的设计文件添加用户的设计文件Graphic(.BDF,.GDF)AHDLVHDLVerilogEDIFNotes:Files in project directory do not need to be addedAdd top level file if filename&entity name are not the same选中待添加的文件后点击选中待添加的文件后点击(din j)“Add”，若暂无文，若暂无文件，直接点击件，直接点击(din j)“Next”Add user library pathnamesUser libraries MegaCore/AMPP

20、SM librariesPre-compiled VHDL packages2 2、为创建的工程、为创建的工程、为创建的工程、为创建的工程(gngchng)(gngchng)添加添加添加添加设计文件设计文件设计文件设计文件第15页/共36页第十六页，共36页。17选择选择(xunz)CPLD/FPGA器件型号器件型号选择选择(xunz)CPLD/FPGA器件所属系列器件所属系列3 3、器件、器件、器件、器件(qjin)(qjin)选择选择选择选择本本EDA实验背板所使用的器件为实验背板所使用的器件为ALtera公司公司MAXII系列系列（Family）的的EPM240T100C5（Avalia

21、ble devices）第16页/共36页第十七页，共36页。18选择第三方选择第三方EDA工具（如工具（如ModelSim、Synplify等）等）这里这里(zhl)不需要不需要4 4、EDA EDA 工具工具工具工具(gngj)(gngj)设置设置设置设置第17页/共36页第十八页，共36页。195、完成、完成(wn chng)!（1）工程创建完毕，界面上在工程管理器处出现所选用的器件系列、器件名及工程文件名）工程创建完毕，界面上在工程管理器处出现所选用的器件系列、器件名及工程文件名“epm240”；（2）可以看出：软件界面没有明显变化，需要用户再建立设计）可以看出：软件界面没有明显变化，

22、需要用户再建立设计(shj)文件。文件。第18页/共36页第十九页，共36页。20关于创建工程关于创建工程关于创建工程关于创建工程(gngchng)(gngchng)的补充说明的补充说明的补充说明的补充说明n n（1 1）指定工程所在的工作库文件夹、工程名及设计实）指定工程所在的工作库文件夹、工程名及设计实）指定工程所在的工作库文件夹、工程名及设计实）指定工程所在的工作库文件夹、工程名及设计实体名；体名；体名；体名；n n（2 2）将设计文件加入工程中；）将设计文件加入工程中；）将设计文件加入工程中；）将设计文件加入工程中；n n（3 3）选择仿真器和综合器类型（默认）选择仿真器和综合器类型（

23、默认）选择仿真器和综合器类型（默认）选择仿真器和综合器类型（默认“None”“None”为选择为选择为选择为选择QuartusIIQuartusII自带的）；自带的）；自带的）；自带的）；n n（4 4）选择目标芯片（开发板上的芯片类型）；）选择目标芯片（开发板上的芯片类型）；）选择目标芯片（开发板上的芯片类型）；）选择目标芯片（开发板上的芯片类型）；n n（5 5）工具）工具）工具）工具(gngj)(gngj)设置（若都不选择，则使用设置（若都不选择，则使用设置（若都不选择，则使用设置（若都不选择，则使用QuartusIIQuartusII自带的所有设计工具自带的所有设计工具自带的所有设计工

24、具自带的所有设计工具(gngj)(gngj)）；）；）；）；n n（6 6）结束设置。）结束设置。）结束设置。）结束设置。n n工程建立后，若需要新增设计文件，可以通过工程建立后，若需要新增设计文件，可以通过工程建立后，若需要新增设计文件，可以通过工程建立后，若需要新增设计文件，可以通过Project Project/Add_Remove/Add_Remove在工程中添加新建立的设计文件，在工程中添加新建立的设计文件，在工程中添加新建立的设计文件，在工程中添加新建立的设计文件，也可以删除不需要的设计文件。编译时将按此选项卡也可以删除不需要的设计文件。编译时将按此选项卡也可以删除不需要的设计文件

25、。编译时将按此选项卡也可以删除不需要的设计文件。编译时将按此选项卡中列出的文件处理。中列出的文件处理。中列出的文件处理。中列出的文件处理。第19页/共36页第二十页，共36页。21三、在三、在QuartusII6.0工程下建立工程下建立(jinl)设设计文件计文件1、在、在File菜单菜单(ci dn)下点击下点击“New”，即弹出，即弹出用户设计建立向导用户设计建立向导QuartusII支持原理图输入（支持原理图输入（Block Diagram/Schematic File）、）、VHDL语言输入等多种设计输入方式语言输入等多种设计输入方式(fngsh)，后面以原理图输入为，后面以原理图输入

26、为例介绍例介绍第20页/共36页第二十一页，共36页。222、建立原理图设计、建立原理图设计(shj)文件文件原理图绘制(huzh)区绘制(huzh)工具工程文件名第21页/共36页第二十二页，共36页。233、调用、调用(dioyng)参数化元件参数化元件n n在绘图区双击鼠标左键，即弹在绘图区双击鼠标左键，即弹出添加符号元件出添加符号元件(yunjin)的的窗口窗口在此输入在此输入(shr)已知的元件名，可以快速地调出元件已知的元件名，可以快速地调出元件在此可选择查看库中所有的元件在此可选择查看库中所有的元件第22页/共36页第二十三页，共36页。24n n分别分别分别分别(fnbi)(f

27、nbi)调用了输入端口调用了输入端口调用了输入端口调用了输入端口“input”“input”和逻辑器件和逻辑器件和逻辑器件和逻辑器件“74138”“74138”调用调用(dioyng)库元件预览库元件预览第23页/共36页第二十四页，共36页。254、绘图控制、绘图控制(kngzh)操作操作1、选择、选择(xunz)及画线工具及画线工具2、文本、文本(wnbn)工具工具3、符号工具，可跳出前面添加元件的窗口、符号工具，可跳出前面添加元件的窗口4、窗口缩放工具，左键放大，右键缩小、窗口缩放工具，左键放大，右键缩小5、窗口全屏显示，按、窗口全屏显示，按“ESC”退出退出说明：使用图示说明：使用图示

28、2-4的工具按钮后，请的工具按钮后，请切换回切换回1按钮（选择按钮（选择及画线工具），才能对绘图进行编辑。及画线工具），才能对绘图进行编辑。其余工具按钮不常用，其余工具按钮不常用，这里不介绍这里不介绍第24页/共36页第二十五页，共36页。265、设计、设计74138，并进行功能，并进行功能(gngnng)验证测试验证测试n n从符号库中调出从符号库中调出从符号库中调出从符号库中调出7413874138及需要的输入、输出端口，排放及需要的输入、输出端口，排放及需要的输入、输出端口，排放及需要的输入、输出端口，排放整齐整齐整齐整齐n n完成画线连接操作（鼠标放到端点处，会自动完成画线连接操作（鼠

29、标放到端点处，会自动完成画线连接操作（鼠标放到端点处，会自动完成画线连接操作（鼠标放到端点处，会自动(zdng)(zdng)捕捉，按下左键拖动到目标处，释放后即完捕捉，按下左键拖动到目标处，释放后即完捕捉，按下左键拖动到目标处，释放后即完捕捉，按下左键拖动到目标处，释放后即完成一次画线操作）成一次画线操作）成一次画线操作）成一次画线操作）第25页/共36页第二十六页，共36页。27为端口命名为端口命名(mng mng)n n鼠标左键双击端口名，如图示鼠标左键双击端口名，如图示74138电路电路Y7N端所示，直接输端所示，直接输入用户自定义的名字入用户自定义的名字(mng zi)即即可。可。n

30、n74138逻辑测试电路原理图设计逻辑测试电路原理图设计完毕！完毕！第26页/共36页第二十七页，共36页。28四、全程四、全程(qunchng)编译编译在下拉菜单在下拉菜单“Processing”中选中选择择(xunz)“Start Compilation”，启动全程编译，启动全程编译编译完成编译完成(wn chng)后的信后的信息报告窗口息报告窗口第27页/共36页第二十八页，共36页。29关于关于关于关于(guny)(guny)全程编译全程编译全程编译全程编译n nQuartusIIQuartusII的编译器由一系列处理模块构成；的编译器由一系列处理模块构成；的编译器由一系列处理模块构成

31、；的编译器由一系列处理模块构成；n n这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的编辑配置，以及时编辑配置，以及时编辑配置，以及时编辑配置，以及时(jsh)(jsh)序分析；序分析；序分析；序分析；n n在这一过程中，将设计项目适配到在这一过程中，将设计项目适配到在这一过程中，将设计项目适配到在这一过程中，将设计项目适配到FPGA/CPLDFPGA/CPLD目标器件中，同时产目标器件中，同时产目标器件

32、中，同时产目标器件中，同时产生多用途的输出文件，如功能和时序信息文件，器件编程的目标文件；生多用途的输出文件，如功能和时序信息文件，器件编程的目标文件；生多用途的输出文件，如功能和时序信息文件，器件编程的目标文件；生多用途的输出文件，如功能和时序信息文件，器件编程的目标文件；n n编译器首先检查出工程设计文件中可能的错误信息，以供设计者排除，编译器首先检查出工程设计文件中可能的错误信息，以供设计者排除，编译器首先检查出工程设计文件中可能的错误信息，以供设计者排除，编译器首先检查出工程设计文件中可能的错误信息，以供设计者排除，然后产生一个结构化的网表文件表达的电路原理图文件；然后产生一个结构化的

33、网表文件表达的电路原理图文件；然后产生一个结构化的网表文件表达的电路原理图文件；然后产生一个结构化的网表文件表达的电路原理图文件；n n启动全程编译：启动全程编译：启动全程编译：启动全程编译：n n选择选择选择选择Processing/Start Compilation,Processing/Start Compilation,自动完成分析、排错、综合、适配、自动完成分析、排错、综合、适配、自动完成分析、排错、综合、适配、自动完成分析、排错、综合、适配、汇编及时汇编及时汇编及时汇编及时(jsh)(jsh)序分析的全过程。序分析的全过程。序分析的全过程。序分析的全过程。n n编译过程中，错误信息

34、通过下方的信息栏指示（红色字体）。双击此编译过程中，错误信息通过下方的信息栏指示（红色字体）。双击此编译过程中，错误信息通过下方的信息栏指示（红色字体）。双击此编译过程中，错误信息通过下方的信息栏指示（红色字体）。双击此信息，可以定位到错误所在处，改正后在此进行编译直至排除所有错信息，可以定位到错误所在处，改正后在此进行编译直至排除所有错信息，可以定位到错误所在处，改正后在此进行编译直至排除所有错信息，可以定位到错误所在处，改正后在此进行编译直至排除所有错误；误；误；误；n n编译成功后，会弹出编译报告，显示相关编译信息。编译成功后，会弹出编译报告，显示相关编译信息。编译成功后，会弹出编译报告

35、，显示相关编译信息。编译成功后，会弹出编译报告，显示相关编译信息。第28页/共36页第二十九页，共36页。30n n工程编译完成后，设计结果是否满足设计要求，可工程编译完成后，设计结果是否满足设计要求，可工程编译完成后，设计结果是否满足设计要求，可工程编译完成后，设计结果是否满足设计要求，可以通过时序仿真来分析；以通过时序仿真来分析；以通过时序仿真来分析；以通过时序仿真来分析；n n时序仿真主要包含如下的设置步骤：时序仿真主要包含如下的设置步骤：时序仿真主要包含如下的设置步骤：时序仿真主要包含如下的设置步骤：n n打开波形编辑器；打开波形编辑器；打开波形编辑器；打开波形编辑器；n n设置仿真时

36、间区域；设置仿真时间区域；设置仿真时间区域；设置仿真时间区域；n n波形文件存盘；波形文件存盘；波形文件存盘；波形文件存盘；n n将端口节点信号选入波形编辑器中；将端口节点信号选入波形编辑器中；将端口节点信号选入波形编辑器中；将端口节点信号选入波形编辑器中；n n编辑输入波形（输入激励信号）；编辑输入波形（输入激励信号）；编辑输入波形（输入激励信号）；编辑输入波形（输入激励信号）；n n总线数据格式设置总线数据格式设置总线数据格式设置总线数据格式设置n n启动启动启动启动(q(q dng)dng)仿真器仿真器仿真器仿真器n n观察仿真结果（波形编辑文件及产生的波形报告文观察仿真结果（波形编辑文

37、件及产生的波形报告文观察仿真结果（波形编辑文件及产生的波形报告文观察仿真结果（波形编辑文件及产生的波形报告文件分开显示）件分开显示）件分开显示）件分开显示）n n若无法观察完整波形，可以使用热键若无法观察完整波形，可以使用热键若无法观察完整波形，可以使用热键若无法观察完整波形，可以使用热键Ctrl+W,Ctrl+W,即可看即可看即可看即可看到完整的仿真波形。也可使用鼠标左右键，方法如到完整的仿真波形。也可使用鼠标左右键，方法如到完整的仿真波形。也可使用鼠标左右键，方法如到完整的仿真波形。也可使用鼠标左右键，方法如下：下：下：下：选中后，右键放大，左键缩小选中后，右键放大，左键缩小顺序并不是顺序

38、并不是(b shi)唯一的唯一的五、时序五、时序(sh x)仿真仿真第29页/共36页第三十页，共36页。31n n1、建立波形矢量文件（左图）；、建立波形矢量文件（左图）；n n2、添加、添加(tin ji)引脚节点引脚节点第30页/共36页第三十一页，共36页。32添加添加(tin ji)引脚节点（续）引脚节点（续）在在Filter下选择下选择(xunz)“Pins：unassigned”，再单击，再单击“List”，列出引脚端口，列出引脚端口”在在Nodes Found下方的列下方的列表下选择所列出表下选择所列出的端口，将其拖的端口，将其拖放到波形放到波形(b xn)文件的引文件的引脚编

39、辑区脚编辑区第31页/共36页第三十二页，共36页。333 3、设置仿真、设置仿真、设置仿真、设置仿真(f(f n n zhn)zhn)时间长度时间长度时间长度时间长度默认默认(mrn)为为1us，这里将其设置为，这里将其设置为100us第32页/共36页第三十三页，共36页。344 4、设置、设置、设置、设置(shzh)(shzh)仿真时间周期仿真时间周期仿真时间周期仿真时间周期默认为默认为10ns，由于竞争冒险的存，由于竞争冒险的存在，在仿真时信号在，在仿真时信号(xnho)波形波形和大量毛刺混叠在一起，影响仿和大量毛刺混叠在一起，影响仿真结果真结果因此，这里设置为因此，这里设置为500ns第33页/共36页第三十四页，共36页。355、编辑、编辑(binj)输入端口信号输入端口信号信号信号(xnho)赋值赋值窗口缩放（左键放大窗口缩放（左键放大(fngd)，右键缩小），右键缩小）已编辑好的波形已编辑好的波形第34页/共36页第三十五页，共36页。366 6、启动时序、启动时序、启动时序、启动时序(sh x)(sh x)仿真仿真仿真仿真分析波形可见，与分析波形可见，与74LS138功能真值表一致，结果功能真值表一致，结果(ji gu)正确正确第35页/共36页第三十六页，共36页。