数字电路基础与逻辑门电路电路与电子技术第二李晓明高等教育出社太原理工大学学习教案.pptx

《数字电路基础与逻辑门电路电路与电子技术第二李晓明高等教育出社太原理工大学学习教案.pptx》由会员分享，可在线阅读，更多相关《数字电路基础与逻辑门电路电路与电子技术第二李晓明高等教育出社太原理工大学学习教案.pptx（171页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1数字电路数字电路(dinl)基础与逻辑门电路基础与逻辑门电路(dinl)电路电路(dinl)与电子技术第二与电子技术第二李晓明高等教育出社太原理工大学李晓明高等教育出社太原理工大学第一页，共171页。1.电子电路中的信号(xnho)模拟信号数字信号（脉冲信号）时间上连续(linx)变化的时间(shjin)和幅度都是跳变的处理此类信号的电路模拟电路处理此类信号的电路数字电路特点：注重电路的输入、输出大小相位关系特点：注重电路的输入、输出的逻辑关系7.1 数字电路基础第2页/共171页第二页，共171页。2.脉冲(michng)信号的波形及参数脉冲(michng)是一种跃变信号,并且持续时

2、间短暂矩形波尖顶波第3页/共171页第三页，共171页。实际矩形(jxng)波的特征脉冲幅度信号(xnho)变化的最大值0.9A0.1Atf脉冲(michng)上升沿tr0.5Atp脉冲下降沿脉冲宽度第4页/共171页第四页，共171页。正脉冲(michng)负脉冲(michng)脉冲信号变化后的电平(din pn)值比初始电平(din pn)值高脉冲信号变化后的电平值比初始电平值低第5页/共171页第五页，共171页。3.脉冲信号(xnho)的逻辑状态脉冲信号的状态高电平 用1 表示(biosh)低电平 用0 表示(biosh)第6页/共171页第六页，共171页。7.1.1 数制与编码(b

3、in m)1.几种(j zhn)常用的数制及其转换(1)二进制二进制数可用表示；N进制数可用表示；第 位系数基数权十进制数可用表示；如：第7页/共171页第七页，共171页。(2)八进制(3)十六进制(sh li jn zh)十六进制(sh li jn zh)记数码：1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)16=4162+14 161+6 160=(1254)10第8页/共171页第八页，共171页。二进制与十进制间的转换(zhunhun)二进制十进制十进制二进制如何来确定(4)数制间的转换(zhunhun)第9页/共

4、171页第九页，共171页。余余余余余确定 的方法对于(duy)十进制的整数：除 2取余法除2取余逆排列(pili)第10页/共171页第十页，共171页。对于(duy)十进制的纯小数：乘2取整法两边(lingbin)乘二，整数部分为第-1位a-1小数两边乘二，整数(zhngsh)部分第-2位a-2第11页/共171页第十一页，共171页。将0.625转换(zhunhun)为二进制的数。乘2取整顺排列(pili)例第12页/共171页第十二页，共171页。请思考(sko)：二进制八进制十六进制二进制如何(rh)转换？任意(rny)1位八进制数可以转换为 3位二进制数，任意(rny)1位十六进制

5、数可以转换为 4位二进制数 问题与讨论问题与讨论第13页/共171页第十三页，共171页。十六进制(sh li jn zh)与二进制之间的转换(1011001.01)2=(023+122+021+120)161=(59.4)16 以小数点为界，分别向两边每 4位二进制数对应 1位十六进制数，两头(lingtu)不足4位补0。(01011001.0100)2+(123+022+021+120)160+(023+122+021+020)16-1 10即:(1011001.01)2=(59.4)16例第14页/共171页第十四页，共171页。从末位(m wi)开始4位一组 (100111001011

6、0100 1000)2=(1001 1100 1011 0100 1000)2=()1684BC9(9CB48)16从末位(m wi)开始 3位一组 八进制与二进制之间的转换(zhunhun)：例：(10 011 100 101 101 001 000)2=(10 011 100 101 101 001 000)2=()801554(2345510)832例第15页/共171页第十五页，共171页。第16页/共171页第十六页，共171页。2.2.编码编码(bin m)(bin m)用一定位数的二进制数来表示十进制数码用一定位数的二进制数来表示十进制数码(shm)(shm)、字、字母、符号等信

7、息称为编码。母、符号等信息称为编码。用以表示十进制数码、字母、符号用以表示十进制数码、字母、符号(fho)(fho)等信息的一定位数的二等信息的一定位数的二进制数称为代码。进制数称为代码。数字系统只能识别数字系统只能识别0 0和和1 1，怎样才能表示更多的数码、符号、，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。字母呢？用编码可以解决此问题。二二-十进制代码：用十进制代码：用4 4位二进制数位二进制数b b3 3b b2 2b b1 1b b0 0来表示十进制来表示十进制数中的数中的 0 9 0 9 十个数码。简称十个数码。简称BCDBCD码。码。2421 2421码的权值依次

8、为码的权值依次为2 2、4 4、2 2、1 1；余；余3 3码由码由84218421码加码加00110011得得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其他位相同。有一位代码不同，其他位相同。用用4 4位自然二进制码中的前十个码字来表示十进制数码，因各位的位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为权值依次为8 8、4 4、2 2、1 1，故称，故称8421 BCD8421 BCD码。码。第17页/共171页第十七页，共171页。第18页/共171页第十八页，共171页。7.1.2 逻辑(l

9、u j)代数基础1.逻辑代数(dish)基本运算在数字电路(dinl)中，研究的是电路(dinl)的输入、输出之间的逻辑关系，所以数字电路(dinl)又称逻辑电路(dinl)，相应的研究工具是逻辑代数（布尔代数）。与、或、非是3种基本的逻辑运算关系，任何其它的逻辑关系都可以以他们为基础表示。第19页/共171页第十九页，共171页。在逻辑代数(dish)中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的 0 和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1 表示高电位）、开关的开合等。第20页/共171页第二十页，共171页。(1)与运算(yn sun)A

10、、B、C都具备(jbi)时，事件F才发生。&ABCF逻辑电路(lu j din l)符号EFABC C第21页/共171页第二十一页，共171页。F=ABC逻辑(lu j)式逻辑乘法逻辑与AFBC00001000010011000010101001101111真值表第22页/共171页第二十二页，共171页。(2)或运算(yn sun)A、B、C只有一个具备时，事件(shjin)F 就发生。逻辑电路(lu j din l)符号AEFBCABCF1第23页/共171页第二十三页，共171页。F=A+B+C逻辑(lu j)式逻辑加法逻辑或AFBC00001001010111010011101101

11、111111真值表第24页/共171页第二十四页，共171页。(3)非运算(yn sun)A具备时，事件(shjin)F不发生；A不具备时，事件(shjin)F 发生。逻辑电路(lu j din l)符号AEFRAF1第25页/共171页第二十五页，共171页。逻辑(lu j)式:逻辑非逻辑反真值表AF0110第26页/共171页第二十六页，共171页。2.逻辑代数的运算法则(fz)和基本定理从3种基本(jbn)的逻辑关系，可以得到以下逻辑运算的基本(jbn)公式：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=1(1)运算(yn sun)法则第27页/共171页第二十七

12、页，共171页。基本运算(yn sun)法则A+0=A A+1=1 A 0=0 A=0 A 1=A第28页/共171页第二十八页，共171页。基本(jbn)代数规律交换律结合律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA(B C)=(A B)CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代数不适用!第29页/共171页第二十九页，共171页。吸收(xshu)规则原变量(binling)的吸收：A+AB=A证明(zhngmng)：A+AB=A(1+B)=A1=A利用运算规则可以对逻辑式进行化简。例如：被吸收第30页/共171页第三十页，共

13、171页。反变量(binling)的吸收：证明(zhngmng)：例如(lr)：被吸收第31页/共171页第三十一页，共171页。.混合(hnh)变量的吸收：证明(zhngmng)：例如(lr)：1吸收第32页/共171页第三十二页，共171页。反演(fn yn)律：可以(ky)用列真值表的方法证明：第33页/共171页第三十三页，共171页。(2)基本(jbn)定理 反演(fn yn)定理将逻辑函数F表达式中所有(suyu)的“.”换成“+”，所有(suyu)的“+”换成“.”，“1”换成“0”，“0”换成“1”，原变量换成反变量，反变量换成变量，所得到的函数反函数。例如：求逻辑函数F=AB

14、+CD的反函数根据反演定理：代入定理将逻辑函数式中某个相同的变量用同一个函数替代，则逻辑函数仍然成立。第34页/共171页第三十四页，共171页。对偶(du u)定理将逻辑函数F表达式中所有的“.”换成“+”，所有的“+”换成“.”，“1”换成“0”，“0”换成“1”，所得到的函数就是函数F的对偶式记为 。第35页/共171页第三十五页，共171页。7.1.3 逻辑(lu j)函数的表达1.逻辑函数(hnsh)的常用表达式 与或式 与非与非式或与式 或非或非式 与或非式第36页/共171页第三十六页，共171页。2.最小项和最小项表达式（标准(biozhn)表达式）(1)真值表：将输入(shr

15、)、输出的所有可能状态一一对应列出的表格。n个变量可以有2n个组合(zh)，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。第37页/共171页第三十七页，共171页。(2)最小项若一个具有n变量的逻辑函数(hnsh)的与项包含了所有变量的原变量或反变量，则这一项称为最小项。对2个变量A、B：有4个最小项：对3个变量A、B、C有8个最小项：n个变量(binling)构成2n个最小项第38页/共171页第三十八页，共171页。(3)最小项表达式由最小项组成(z chn)的与或表达式比如(br)：若两个最小项只有一个(y)变量以原、反区别，其他变量都相同，称它们逻辑相邻。第39页/

16、共171页第三十九页，共171页。逻辑相邻逻辑相邻(xin ln)的项可以合并，消去一个因子第40页/共171页第四十页，共171页。(4)卡诺图将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何(j h)位置上，所得到的阵列图就是n变量的卡诺图。卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明(zh mn)在阵列图的上方和左方。第41页/共171页第四十一页，共171页。AB0101两变量(binling)卡诺图三变量(binling)卡诺图ABC0001111001第42页/共171页第四十二页，共171页。有时为了方便，用二进制对应(

17、duyng)的十进制表示单元编号。ABC0001111001第43页/共171页第四十三页，共171页。ABCD0001111000011110四变量(binling)卡诺图第44页/共171页第四十四页，共171页。ABCD0001111000011110第45页/共171页第四十五页，共171页。AB0101(5)用卡诺图表示(biosh)逻辑表达式 逻辑(lu j)表达式中所含的最小项用 1表示，不含的用 0表示。第46页/共171页第四十六页，共171页。ABC0001111001第47页/共171页第四十七页，共171页。ABC0001111001F(A,B,C)=(1,2,4,7)

18、1,2,4,7单元(dnyun)取1，其他取0逻辑表达式还可用每个最小项对应(duyng)的单元数表示第48页/共171页第四十八页，共171页。F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110例第49页/共171页第四十九页，共171页。3.逻辑(lu j)函数的化简(1)逻辑(lu j)代数化简法例：反变量吸收提出AB=1提出A第50页/共171页第五十页，共171页。反演(fn yn)配项被吸收被吸收例第51页/共171页第五十一页，共171页。(2)卡诺图化简ABC0001111001消去(xio q)互反

19、变量A第52页/共171页第五十二页，共171页。ABC0001111001AB?消去(xio q)互反变量C第53页/共171页第五十三页，共171页。ABC0001111001ABBCF=AB+BCF=AB+BC化简过程(guchng)：消去(xio q)互反变量A消去(xio q)互反变量C第54页/共171页第五十四页，共171页。利用(lyng)卡诺图化简的规则：相临单元(dnyun)的个数是2n个，并组成矩形时，可以合并。ABCD0001111000011110AD消去(xio q)互反变量 B和CBCD消去互反变量AABC消去互反变量D第55页/共171页第五十五页，共171页。

20、ABCD0001111000011110第56页/共171页第五十六页，共171页。先找面积(min j)尽量大的组合进行化简，可以 减少每项的因子数。各最小项可以(ky)重复使用。所有(suyu)的1都被圈过后，化简结束。化简后的逻辑式是各化简项的逻辑和。注意利用无关项，可以使结果大大简化。第57页/共171页第五十七页，共171页。F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A例先小圈,后大圈。圈要画大，圈要画少。第58页/共171页第五十八页，共171页。化简ABCD0001111000011110ABD

21、ABD例第59页/共171页第五十九页，共171页。已知真值表如下(rxi)所示，用卡诺图化简。101状态未给出，即是无所谓状态。例第60页/共171页第六十页，共171页。ABC0001111001化简时可以(ky)将无所谓状态当作1或0，目的是得到最简结果。认为是认为是1 1AF=AF=A第61页/共171页第六十一页，共171页。1.二极管与门 分析(fnx)规定高电平3V逻辑1低电平0V逻辑0FD1D2AB+12VR7.2 分立(fn l)元器件门电路7.2.1 基本(jbn)逻辑门电路第62页/共171页第六十二页，共171页。F=ABF=AB 逻辑(lu j)表达式逻辑(lu j)

22、符号FAB 真值表规定高电平3V逻辑1低电平0V逻辑0第63页/共171页第六十三页，共171页。FD1D2AB-12VRF=A+BF=A+B 2.二极管或门 分析(fnx)规定高电平3V逻辑1低电平0V逻辑0 真值表逻辑(lu j)表达式逻辑(lu j)符号FAB1第64页/共171页第六十四页，共171页。3.三极管非门（反相器）vAtvFto3Vo3VR1R2AF+UCC=3V-UBBAF0110 真值表A F 1逻辑符号VAVF0V3V3V0V 分析逻辑表达式 波形(b xn)第65页/共171页第六十五页，共171页。7.2.2 复合(fh)逻辑门电路 与、或、非三种基本门的逻辑组合

23、，构成(guchng)常见的复合门。与非：条件 A、B、C都具备(jbi)，则F 不发生。&ABCF第66页/共171页第六十六页，共171页。或非：条件(tiojin)A、B、C任一具备，则 F不 发生。异或：条件 A、B有一个(y)具备，另一个(y)不具备则F 发生。同或：条件 A、B有两个同时(tngsh)具备相同状态，F 发生。=1ABF=1ABF 1ABCFF第67页/共171页第六十七页，共171页。1.TTL的基本(jbn)与非门的基本(jbn)原理与分立元器件电路相比，集成电路具有(jyu)体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已被广泛采用。根据电路内部

24、的结构，可分为DTL、TTL、HTL、MOS管集成门电路。7.3.1 TTL集成(j chn)门电路7.3 集成门电路第68页/共171页第六十八页，共171页。+5VFR4R2R13kT2R5R3T3T4T1T5B1C1ABCTTL与非门的内部结构第69页/共171页第六十九页，共171页。+5VFR4R2R13kT2R5R3T3T4T1T5B1C1ABC(1)任一输入(shr)为低电平（0.3V）时 01V不足以让T2、T5导通三个PN结导通需2.1V第70页/共171页第七十页，共171页。+5VFR4R2R13kR5T3T4T1B1C1ABC 01VuO=5-uR2-uBE3-uBE4

25、3.4V高电平！uO+-第71页/共171页第七十一页，共171页。+5VFR4R2R13kT2R5R3T3T4T1T5B1C1ABC(2)输入(shr)全为高电平（3.4V）时 1全导通电位(din wi)被钳在2.1V全反偏1V截止第72页/共171页第七十二页，共171页。+5VFR2R13kT2R3T1T5B1C1ABC全反偏 1饱和uF=0.3V此电路(dinl)(2)输入(shr)全为高电平（3.4V）时第73页/共171页第七十三页，共171页。AB段(截止(jizh)区)uI 0.6V T2放大T5截止,uO转折电压(阈值电压、门槛电压)UT=1.4V输出高电平：UOH=3.4

26、V；输出最小高电平：UOH(min)=2.4V；输出低电平：UOL=0.3V；输出最大低电平：UOL(max)=0.4V；CD段(转折区)uI 1.3V T2T5导通,uo T3 T4截止DE段(饱和区)uI 1.4V T2T5饱和,uO=0.3V第74页/共171页第七十四页，共171页。0.8V2.0VUOFFUON3.4V2.4V0.4V0.3VA3.4VBCDEuOuI0UT(2)输入(shr)端噪声容限抗干扰能力关门(gunmn)电平：UOFF 最大输入(shr)低电平 UIL(max)UOFF=UIL(max)=0.8V；UIUOFF，则UO 2.4V,T5管截止称“关门”开门电平

27、：UON 最小输入高电平 UIH(min)UON=UIH(min)=2V；UIUON，则UO 0.4V,T5管饱和称“开门”UOFF愈大、UON愈小，抗干扰能力愈强。第75页/共171页第七十五页，共171页。UOFFUON3.4V2.4V0.4V0.3VA3.4VBCDEuOuI0UT抗干扰能力噪声容限低电平噪声容限：UNL UNL=UOFF UIL =UOFFUOL(max)=0.8 0.4=0.4VUNL高电平噪声容限：UNH UNH=UIH UON =UOH(min)UON =2.4 2=0.4V转折电压(diny)(阈值电压(diny)、门槛电压(diny)UT=1.4VUNH第76

28、页/共171页第七十六页，共171页。(3)负载(fzi)能力输入(shr)电流R3+5VR1IB1UIIIT1T2最大输入(shr)低电平电流 IIL(max)=13mA最大输入高电平电流 IIH(max)=几十微安(40A)uI(V)UT=1.4VII(mA)-1.40输入伏安特性第77页/共171页第七十七页，共171页。输出(shch)电流最大输出低电平电流(dinli)(灌电流(dinli)灌电流(dinli)大输出低电平升高IOL(max)N1 IIL(max)后级T1T5前级T1T1IOLIILIILIILT5IOLUCCRLUO1II(mA)400uO(V)输出低电平的输出特性

29、220第78页/共171页第七十八页，共171页。+5VT4IOHRLUO2II(mA)200uO(V)输出高电平的输出特性3101最大输出(shch)高电平电流(拉电流)拉电流大输出(shch)高电平降低IOH(max)N2 IIH(max)+5V后级T1前级T1T1IIHIIHIIHT4IOH第79页/共171页第七十九页，共171页。负载(fzi)能力扇出系数N扇出系数N：输出能驱动(q dn)同类门的最大数目按灌电流负载(fzi)计算：按拉电流负载计算：如：7400，IOL=16mA,IIL=1.6mA如：7400，IOH=0.4mA,IIH=40A标准系列TTL门的扇出系数一般是10

30、第80页/共171页第八十页，共171页。关于(guny)电流的技术参数第81页/共171页第八十一页，共171页。T2R3uIRPT1R15V(4)输入(shr)端负载电阻输入负载特性1.4uI(V)RP(k)0 1 2 3 4 5输入(shr)端接负载电阻RP相当于接入输入(shr)电平TTL门输入端悬空相当于接高电平。关门电阻:则输入:输出为高电平。开门电阻:则输入:输出为低电平。第82页/共171页第八十二页，共171页。(5)(5)平均平均(pngjn)(pngjn)传输延迟时间传输延迟时间 tpd tpd 50%50%tpd1tpd2输入(shr)波形ui输出(shch)波形uO

31、TTL TTL的的 t tpd pd 约在约在 10ns 40ns10ns 40ns，此值愈小愈好。，此值愈小愈好。第83页/共171页第八十三页，共171页。3.TTL门电路的系列(xli)介绍TTL门电路分为(fn wi)两种系列：54系列和74系列54/74：标准系列54/74H：高速(o s)系列54/74L：低功耗系列 54/74S：肖特基系列 54/74LS：低功耗肖特基系列 54/74AS：先进肖特基系列54/74ALS：先进低功耗肖特基系列54系列（军品）：工作的环境温度为55 +125,电源电压工作范围为(110)5V.74系列（民品）：工作的环境温度为0 70,电源电压工作

32、范围为(15)5V.低功耗：电路电阻大肖特基：抗饱和晶体管T5V0.7V0.4V肖特基二极管PN结由金属铝和N型组成，正向压降小，约0.30.4V第84页/共171页第八十四页，共171页。不同系列(xli)TTL门电路的性能比较 子系列子系列 参数参数 7474H74L74S74LS74AS74ALS tpd (ns)10 6 33 4 10 1.5 4 P/每门每门（mW）10 22.5 1 20 2 20 1 dp积积(ns.mW)100 13533 80 20 30 4理想的门电路应该工作速度既快，功耗(n ho)又小。（矛盾）用传输延迟时间和平均(pngjn)功耗的乘积(dp积)才能

33、全面评价门电路的性能的优劣。第85页/共171页第八十五页，共171页。四2输入(shr)与非门 型号：7400 74H00 74L00 74S00 74LS00 74AS00 74ASL00 地GND外形管脚电源(dinyun)VCC（+5V）4.TTL门电路芯片(xn pin)简介&1413121110 9 8 1 2 3 4 5 6 7&第86页/共171页第八十六页，共171页。常用(chn yn)TTL逻辑门电路名 称国际常用系列型号 国产部标型号说 明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门7

34、4LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。第87页/共171页第八十七页，共171页。5.TTL门电路的使用(shyng)注意事项(1)电源电压及干扰(gnro)的清除54系列（军品）:电源(dinyun)电压(110)5V.74系列（民品）:电源电压(15)5V.为防止干扰电源输入端接入的10F100F电容器进行滤波.(2)闲置输入端的处理FAB直接接UCCUCCFA

35、B与有用输入端并联FAB悬空或剪断悬空FAB1与有用输入端并联接地FAB1FABC1接地第88页/共171页第八十八页，共171页。(3)输出端的几种(j zhn)错误连接输出端长久(chngji)接地输出(shch)端直接接UCC输出端并联这些 错误连接都会烧坏电路内部的三极管。第89页/共171页第八十九页，共171页。1.1.电路电路(dinl)(dinl)结构结构有有源源负负载载&FCBA惯用符号惯用符号 T5F R3AB CR2R1T2+5V T1RPEP&CBAF国标符号国标符号7.3.2 7.3.2 集电极开路集电极开路(kil)(kil)的与非门的与非门(OC(OC门门)EP上

36、拉电源(dinyun)RP 上拉电阻&CBAFRPEP 第90页/共171页第九十页，共171页。2.OC2.OC门的应用门的应用(yngyng)(yngyng)(1)(1)实现实现(shxin)“(shxin)“线与线与”逻辑逻辑&A1A2F1&B1B2F2EPRPF1 0 0 00 0 1A1A2&B1B2F2&F1F&第91页/共171页第九十一页，共171页。（2）实现逻辑(lu j)电平的转换1UP(10V)COMS门UH=3.6VUL=0.3VTTLOC门1UL=0.3VUH=10VUCC(5V)UOUIRP第92页/共171页第九十二页，共171页。0.4V7.3.3 7.3.3

37、 三态输出三态输出(shch)(shch)门（门（TSTS门）门）1.1.电路电路(dinl)(dinl)结构结构&EN FE/D B A 国标符号国标符号FE/D B A 惯用符号惯用符号截止截止(jizh)(jizh)截止截止饱和饱和当控制端当控制端为低电平为低电平0 0时，实时，实现正常的现正常的“与非与非”逻辑关系逻辑关系 F F=ABAB 0控制端（使能端）E/D=0 时，使能A 5VD2T4T2D1 5V E/DT3T6T5FBT1第93页/共171页第九十三页，共171页。导通导通饱和饱和(boh)(boh)倒置倒置(dozh)(dozh)1控制(kngzh)端（使能端）E/D=

38、1 时，禁止(高阻状态)1V1V截止截止截止截止当控制当控制端为高端为高电平电平1 1时，时，输出输出 F F处于开处于开路状态，路状态，也称为也称为高阻状高阻状态。态。A 5VD2T4T2D1 5V E/DT3T6T5FBT1第94页/共171页第九十四页，共171页。1 高阻0 0 0 1 0 1 0 1 1 0 0 11 1 0 0 表示表示(biosh)(biosh)任意态任意态2 2 三态输出三态输出(shch)“(shch)“与非与非”门门 三态输出三态输出“与非与非”状态状态表表ABE/DF&FE/DBA逻辑符号EN输出高阻输出高阻功能表第95页/共171页第九十五页，共171页

39、。3.3.三态门应用三态门应用(yngyng)(yngyng)：（1 1）单向）单向(dn xin)(dn xin)总总线线011D1 如图示如图示：总总线线1 1D D1 1E/DE/D1 11 1D D2 2E/DE/D2 21 1D D3 3E/DE/D3 3D D第96页/共171页第九十六页，共171页。（2 2）双向总线）双向总线(zn(zn xin)xin)如图示：如图示：总总线线1 1D D1 1E/DE/D1 1D D2 2G G2 2ENENENENG G1 1D D第97页/共171页第九十七页，共171页。分析图示标准TTL系列(xli)各门的输出电平为何值?12VY1

40、10.8VY2&悬空Y33k&3VY447010.3VY510k=13.6VY6450&0.3VY75.7k&5VY8300&2VY910k3.6VEN0.4V,0态2.4V,1态3.6V,1态3.6V,1态0.3V,0态3.6V,1态3.6V,1态0.3V,0态0.3V,0态例第98页/共171页第九十八页，共171页。7.3.4 CMOS7.3.4 CMOS逻辑逻辑(lu j)(lu j)门门1.MOS1.MOS管的模型管的模型(mxng)(mxng)和符号图和符号图 NMOS NMOS管管Ugs栅极栅极漏极漏极源极源极gdsUgs栅极栅极漏极漏极源极源极gds PMOS PMOS管管Ug

41、s栅极栅极漏极漏极源极源极gdsUgs栅极栅极漏极漏极源极源极gdsUgs 0,T导通(on),Rds 10(小电阻(dinz)Ugs 0,T截止(off),Rds 106(大电阻)Ugs 0,T导通(on),Rds 10(小电阻)Ugs 0,T截止(off),Rds 106(大电阻)T TT TUINRdsds等效电路等效电路第99页/共171页第九十九页，共171页。2.CMOS反相器反相器(1)(1)工作工作(gngzu)(gngzu)原理原理PMOSPMOS管管NMOSNMOS管管CMOS CMOS 管管负载负载(fzi)(fzi)管管驱动驱动(q dn)(q dn)管管(互补对称管互

42、补对称管)A A=1 1时，时，T T1 1导通导通(on)(on)，T T2 2截止截止(off)(off)，F F=0 0A A=0 0时，时，T T1 1截止截止(off)off)，T T2 2导通导通(on)on)，F F=1 1F=AF=AD DS SG GS SD DG G+U UDD DD=5V=5VA AF FT T1 1T T2 2U UININU UOUTOUTCMOSCMOS反相器状态表反相器状态表U UININT T1 1T T2 2U UOUTOUT0V(L)0V(L)offoffonon5V(H)5V(H)0V(L)0V(L)offoffonon5V(H)5V(H)

43、第100页/共171页第一百页，共171页。3.CMOS3.CMOS传输传输(chun sh)(chun sh)门（门（TGTG门）门）电路电路(dinl)(dinl)工作工作(gngzu)(gngzu)原理原理设开启电压：设开启电压：可见可见u uI在在010V010V连续变化时，连续变化时，至少有一个管子导通，传输门至少有一个管子导通，传输门打开，（相当于开关接通）打开，（相当于开关接通）u uI可传输到输出端，即可传输到输出端，即u uOO=u uI，所以所以COMSCOMS传输门可以传输传输门可以传输模拟信号，也称为模拟信号，也称为双向模拟双向模拟开关开关。（07V07V）导通导通（3

44、10V310V）导通导通B Bu uIT T1 1T T2 2EN-LEN-LENENu uOO控制端控制端控制端控制端A AHIGH=10VHIGH=10VLOW=0VLOW=0V控制端控制端ENEN和和EN-LEN-L是一对互反信号是一对互反信号LOW=0VLOW=0VHIGH=10VHIGH=10V截止截止截止截止 相当于开关断开，相当于开关断开，u uI不能传输到输出端不能传输到输出端。第101页/共171页第一百零一页，共171页。传输传输(chun sh)(chun sh)门的符门的符号号TGuIuOENENEN-L逻辑逻辑(lu j)(lu j)符号符号开关电路开关电路ABTGu

45、IuO10关断关断ABENENEN-LTGuIuOENENEN-L11开通开通AB第102页/共171页第一百零二页，共171页。4.CMOS4.CMOS逻辑门系列逻辑门系列(xli)(xli)和参数介绍和参数介绍CMOS4000CMOS4000系列：电压系列：电压(diny)315V(diny)315V，功耗低，噪，功耗低，噪声容限大，扇出系数大，但工作频率低声容限大，扇出系数大，但工作频率低(5MHz)(5MHz)74HC74HC和和74HCT 74HCT 系列：电压系列：电压(diny)26V(diny)26V，工作，工作频率更高，输出驱动能力更强，已达到频率更高，输出驱动能力更强，已达

46、到74LS74LS的水平，的水平，74HCT74HCT与与TTL TTL 兼容。兼容。74VHC74VHC和和74VHCT 74VHCT 系列系列：工作速度是：工作速度是CHCH和和CHTCHT系系列的两倍。灌电流和拉电流能力相同。列的两倍。灌电流和拉电流能力相同。74FCT74FCT和和74FCT-T 74FCT-T 系列系列：具有非常高的速度和高的负：具有非常高的速度和高的负载能力，新型器件已被广泛应用。载能力，新型器件已被广泛应用。(1)(1)系列介绍系列介绍第103页/共171页第一百零三页，共171页。(2)(2)参数参数(cnsh)(cnsh)介绍介绍逻辑逻辑(lu j)(lu j

47、)电电平平噪声容限噪声容限逻辑电平与环境温度、输出电压逻辑电平与环境温度、输出电压(diny)(diny)、输出负载及制作工、输出负载及制作工艺有关艺有关逻辑逻辑1 1（高电平）（高电平）逻辑逻辑0 0（低电平）（低电平）高态噪声容限高态噪声容限低态噪声容限低态噪声容限不确定的逻辑电平不确定的逻辑电平U UDDDD0.70.7U UDDDD0.30.3U UDDDD0V0VU UOHminOHminU UIHminIHminU UILmaxILmaxU UOLmaxOLmax在纯在纯CMOSCMOS应用中应用中U UOHmin OHmin=(U UDD DD 0.1)V=4.4V0.1)V=4

48、.4VU UIHmin IHmin=7070U UDD DD=3.15V=3.15VU UILmax ILmax=3030U UDD DD=1.355V=1.355VU UOLmax OLmax=地线电平地线电平+0.1V+0.1V =0.1V=0.1V电源电压取最坏情况电源电压取最坏情况4.5V4.5VU UNH NH=U UOHmin OHmin U UIHmin IHmin=(4.4(4.4 3.15)V=1.25V3.15)V=1.25VU UNL NL=U UILmax ILmax U UOLmax OLmax=(1.35(1.35 0.1)V=1.25V0.1)V=1.25VCMO

49、SCMOS门电路的输入电流非常小，门电路的输入电流非常小，I IIHIH和和I IILIL都只有都只有1A1A噪声容限大，噪声容限大，抗干扰能力强抗干扰能力强 微功耗微功耗转折电压(阈值电压)UT=UDD/2第104页/共171页第一百零四页，共171页。(1)(1)微功耗微功耗(n ho)(n ho)（每门（每门5W,TTL5W,TTL每门每门10mW)10mW)(3)(3)抗干扰能力强抗干扰能力强 U UNHNH=U UNLNL=1.25V=1.25V(5)(5)扇出系数扇出系数(xsh)(xsh)大大 N50 N50(2)(2)电源电源(dinyun)(dinyun)电压取值范围大电压取

50、值范围大(3 18V)(3 18V)(1)(1)闲置输入端不允许悬空闲置输入端不允许悬空(2)(2)与门和与非门的闲置输入端接正电源或高电平与门和与非门的闲置输入端接正电源或高电平(4)(4)闲置输入端不宜与使用输入端并联，这样使闲置输入端不宜与使用输入端并联，这样使C Cinin增大速度降低增大速度降低5.CMOS5.CMOS逻辑门的特点逻辑门的特点(4)(4)工作速度高工作速度高 VCHVCH和和VCHTVCHT的速度接近的速度接近TTLTTL(6)(6)集成度高集成度高 用于大规模和超大规模集成电路用于大规模和超大规模集成电路6.CMOS6.CMOS门不使用输出端的处理门不使用输出端的处