数字电子技术实验精学习教案.pptx

《数字电子技术实验精学习教案.pptx》由会员分享，可在线阅读，更多相关《数字电子技术实验精学习教案.pptx（64页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字数字(shz)电子技术实验精电子技术实验精第一页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心一、基本逻辑一、基本逻辑(lu j)(lu j)门电路性能（参数）测试门电路性能（参数）测试（一）实验目的（一）实验目的（一）实验目的（一）实验目的.掌握掌握掌握掌握TTLTTLTTLTTL与非门、与或非门和异或门输入与输出之间的逻辑关系。与非门、与或非门和异或门输入与输出之间的逻辑关系。与非门、与或非门和异或门输入与输出之间的逻辑关系。与非门、与或非门和异或门输入与输出之间的逻辑关系。.熟悉熟悉熟悉熟悉TTLTTLTTLTTL中、小规模集成电路中、小规模集成电路中、

2、小规模集成电路中、小规模集成电路(jchng-dinl)(jchng-dinl)(jchng-dinl)(jchng-dinl)的外型、管脚和使用方法。的外型、管脚和使用方法。的外型、管脚和使用方法。的外型、管脚和使用方法。（二）实验所用器件（二）实验所用器件（二）实验所用器件（二）实验所用器件.二输入四与非门二输入四与非门二输入四与非门二输入四与非门74LS00 174LS00 174LS00 174LS00 1片片片片.二输入四或非门二输入四或非门二输入四或非门二输入四或非门74LS02 174LS02 174LS02 174LS02 1片片片片.二输入四异或门二输入四异或门二输入四异或门

3、二输入四异或门74LS86 174LS86 174LS86 174LS86 1片片片片（三）实验内容测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。1.将器件的引脚与实验台的“地（GND）”连接，（四）实验提示1.将器件的引脚与实验台的“地（GND）”连接，将器件的引脚与实验台的十5连接。2.用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。3.将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输

4、出低电平（逻辑为），指示灯灭表示输出高电平（逻辑为1）。第1页/共64页第二页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心（五）实验接线图及实验结果（五）实验接线图及实验结果 74LS00 74LS00中包含个二输入与非门，中包含个二输入与非门，74027402中包含个中包含个二输入或非门，二输入或非门，74867486中包含个二输入异或门，它们中包含个二输入异或门，它们的引脚分配图见附录。下面各画出测试的引脚分配图见附录。下面各画出测试74007400第一个逻第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门辑门逻辑关系的接线图及测试结果。测试其它逻辑门时

5、的接线图与之类似。测试时各器件的引脚接地，时的接线图与之类似。测试时各器件的引脚接地，引脚接十。图中的引脚接十。图中的1 1、2 2接电平开关接电平开关(kigun)(kigun)输出端，输出端，LED0LED0是电平指示灯。是电平指示灯。第2页/共64页第三页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心1、测试(csh)74LS00逻辑关系接线图及测试(csh)结果第3页/共64页第四页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心2、测试(csh)74LS02逻辑关系接线图及测试(csh)结果第4页/共64页第五页，共64页。燕

6、山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心3、测试(csh)74LS86逻辑关系接线图及测试(csh)结果第5页/共64页第六页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心二二 、TTL TTL、HCHC和和HCTHCT器件器件(qjin)(qjin)的电压传输的电压传输特性特性(一一一一)、实验目的、实验目的、实验目的、实验目的 .掌握掌握掌握掌握TTLTTLTTLTTL、HCTHCTHCTHCT和和和和 HC HC HC HC器件的传输特性器件的传输特性器件的传输特性器件的传输特性(txng)(txng)(txng)(txng)。.掌握万

7、用表的使用方法。掌握万用表的使用方法。掌握万用表的使用方法。掌握万用表的使用方法。(二二二二)、实验所用器件、实验所用器件、实验所用器件、实验所用器件 .六反相器片六反相器片六反相器片六反相器片 .六反相器片六反相器片六反相器片六反相器片 .六反相器片六反相器片六反相器片六反相器片（三）、实验内容（三）、实验内容.测试TTL器件一个非门的传输特性。.测试HC器件一个非门的传输特性。.测试HCT器件一个非门的传输特性。（四）、实验提示.注意被测器件的引脚和引脚分别接地和十5。.将实验台上.电位器RTL的电压输出端连接到被测非门的输入端，RTL的输出端电压作为被测非门的输入电压。旋转电位器改变非门

8、的输入电压值。.按步长0.2调整非门输入电压。首先用万用表监视非门输入电压，调好输入电压后，用万用表测量非门的输出电压，并记录下来。第6页/共64页第七页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心二二 、TTL TTL、HCHC和和HCTHCT器件器件(qjin)(qjin)的电压传的电压传输特性输特性（五）、实验接线图及实验结果（五）、实验接线图及实验结果 .实验接线图实验接线图由于由于 74LS04 74LS04、74HC0474HC04和和 74HCT0474HCT04的逻辑的逻辑(lu j)(lu j)功能功能相同，因此三个实验的接线图相同，因此三个实

9、验的接线图是一样的。下面以第一个逻辑是一样的。下面以第一个逻辑(lu j)(lu j)门为例，画出实验接门为例，画出实验接线图（电压表表示电压测试点）线图（电压表表示电压测试点）如右图如右图第7页/共64页第八页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心二二 、TTL TTL、HCHC和和HCTHCT器件的电压传输器件的电压传输(chun sh)(chun sh)特性特性输入Vi(V)输出Vo74LS0474HC0474HCT040.00.2 1.21.44.85.0.输出无负载(fzi)时74LS04、74HC04、74HCT04电压传输特性测试数据第8页/

10、共64页第九页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心二二 、TTL TTL、HCHC和和HCTHCT器件的电压器件的电压(diny)(diny)传传输特性输特性 .输出无负载(fzi)时74LS04、74HC04和 74HCT04电压传输特性曲线。第9页/共64页第十页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心.比较三条电压比较三条电压(diny)(diny)传输特性曲线的传输特性曲线的特点。特点。尽管尽管(jn gun)(jn gun)只对三个芯片在输出无负载情况下进行了电压传输特性测试，但是从图只对三个芯片在输出无负载

11、情况下进行了电压传输特性测试，但是从图.、图、图.和图和图.4.4所示所示的三条电压传输特性曲线仍可以得出下列观点的三条电压传输特性曲线仍可以得出下列观点:（1 1）74LS74LS芯片的最大输入低电平芯片的最大输入低电平V V低于低于74HC74HC芯片的最大输入低电平芯片的最大输入低电平V V，74LS74LS芯片的最小输入高电平芯片的最小输入高电平低于低于74HC74HC芯片的最小输出高电平。芯片的最小输出高电平。（）（）74LS74LS芯片的最大输入低电平、最小输入高电平与芯片的最大输入低电平、最小输入高电平与74HCT74HCT芯片的最大输入低电平、芯片的最大输入低电平、最小输最小输

12、出高电平相同。出高电平相同。（）（）74LS74LS芯片的最大输出低电平高于芯片的最大输出低电平高于74HC74HC芯片和芯片和74HCT74HCT芯片的最大输出低电平。芯片的最大输出低电平。74LS74LS芯片的最小输芯片的最小输出高电平低于出高电平低于74HC74HC芯片和芯片和74HCT74HCT芯片的最小输出高电平。芯片的最小输出高电平。（）（）74HC74HC芯片的最大输出低电平芯片的最大输出低电平 、最小输出高电平、最小输出高电平 与与 74HCT 74HCT芯片的最大输出低电平、最小芯片的最大输出低电平、最小输出高电平相同。输出高电平相同。二、TTL、HC和HCT器件的电压传输特

13、性 第10页/共64页第十一页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心5 5在不考虑输出负载能力的情况下，从上述在不考虑输出负载能力的情况下，从上述(shngsh)(shngsh)观点可以得观点可以得出下面的推论出下面的推论（）（）74H CT74H CT芯片和芯片和74HC74HC芯片的输出能够作为芯片的输出能够作为 74LS 74LS芯片的输入使用。芯片的输入使用。（）（）74LS74LS芯片的输出能够作为芯片的输出能够作为74HCT74HCT芯片的输入使用。芯片的输入使用。实际上，在考虑输出负载能力的情况下，上述的推论实际上，在考虑输出负载能力的情况下

14、，上述的推论(tuln)(tuln)也是也是正确的。应当指出，虽然在教科书中和各种器件资料中，正确的。应当指出，虽然在教科书中和各种器件资料中，74LS74LS芯片芯片的输出作为的输出作为74HC74HC芯片的输入使用时，推荐的方法是在芯片的输入使用时，推荐的方法是在74LS 74LS 芯片的芯片的输出和十输出和十5 5电源之间接一个几千欧的上拉电阻，但是由于对电源之间接一个几千欧的上拉电阻，但是由于对74LS74LS芯片而言，一个芯片而言，一个74HC74HC输入只是一个很小的负载，输入只是一个很小的负载，74LS74LS芯片的输出芯片的输出高电平一般在高电平一般在.5V.5V4.5V4.5

15、V之间，因此在大多数的应用中，之间，因此在大多数的应用中，74LS74LS芯芯片的输出也可以直接作为片的输出也可以直接作为74HC74HC芯片的输入。芯片的输入。二、TTL、HC和HCT器件的电压传输特性 第11页/共64页第十二页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心三、逻辑(lu j)门控制电路1.1.用与非门和异或门安装用与非门和异或门安装(nzhung)(nzhung)如图所示的如图所示的电路。检验它的真值表，说明其功能。电路。检验它的真值表，说明其功能。第12页/共64页第十三页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心

16、实验中心三、逻辑(lu j)门控制电路2 2、用个三输入端与非门、用个三输入端与非门ICIC芯片芯片74LS1074LS10安装如图所示的电路安装如图所示的电路 从实验台上的时钟脉冲输出端口选择两个不同频率从实验台上的时钟脉冲输出端口选择两个不同频率（约（约 7khz 7khz和和 14khz 14khz）的脉冲信号）的脉冲信号(xnho)(xnho)分别加到分别加到0 0和和1 1端。对应端。对应 和和 端数字信号端数字信号(xnho)(xnho)的所有可能组的所有可能组合，观察并画出输出端的波形，并由此得出和（及合，观察并画出输出端的波形，并由此得出和（及/）的功能。的功能。第13页/共6

17、4页第十四页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心实验二实验二 组合逻辑电路组合逻辑电路(lu j din l)(lu j din l)部件部件实验实验实验目的：掌握(zhngw)逻辑电路设计的基本方法 掌握(zhngw)EDA工具MAX-PlusII的原理图输入方法 掌握(zhngw)MAX-PlusII的逻辑电路编译、波形仿真的方法 第14页/共64页第十五页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心组合逻辑电路部件组合逻辑电路部件组合逻辑电路部件组合逻辑电路部件(bjin)(bjin)实验实验内容实验实验内容实验实验

18、内容实验实验内容 利用利用EDAEDA工具工具MAX-PlusIIMAX-PlusII的原理图输入法，分别的原理图输入法，分别(fnbi)(fnbi)输入输入7413874138、74837483图元符号；建立图元符号；建立7413874138、74837483的仿真波形文件，并进行的仿真波形文件，并进行波形仿真，记录波形；分析波形仿真，记录波形；分析7413874138、74837483逻辑关系。逻辑关系。1)1)3-83-8译码器译码器7413874138的波形仿真的波形仿真 2)2)4 4位二进制加法器位二进制加法器74837483的波形仿真的波形仿真 位二进制加法器集成电路位二进制加法

19、器集成电路 74LS83 74LS83中，和中，和 是两个位二进是两个位二进制数的输入端，制数的输入端，CoutCout，S3,S2,S1,S0S3,S2,S1,S0是位输出端。是位输出端。CinCin是进位输入是进位输入端，而端，而CoutCout是进位输出端。是进位输出端。（一）逻辑单元电路的波形仿真第15页/共64页第十六页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心（二）简单逻辑电路（二）简单逻辑电路(lu j(lu j din l)din l)设计设计 根据题目要求，利用EDA工具MAX-PlusII的原理图输入法，输入设计的电路图；建立相应仿真(fn

20、 zhn)波形文件，并进行波形仿真(fn zhn)，记录波形和输入与输出的时延差；分析设计电路的正确性。组合逻辑电路部件实验组合逻辑电路部件实验实验内容第16页/共64页第十七页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心1.设计(shj)一个2-4译码器E E为允许使能输入线，为允许使能输入线，A1A1、A2A2为译码器输入，为译码器输入，Q0Q0、Q1Q1、Q2Q2、Q3Q3分别分别(fnbi)(fnbi)为输出，为输出，为任意状态为任意状态 。输入输出EA1A2Q0Q1Q2Q31111100001110110111011011111102-4译码器功能表如

21、下第17页/共64页第十八页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心2.2.设计设计(shj)(shj)并实现一个并实现一个4 4位二进制全加器位二进制全加器（1）二进制全加器原理 一个位二进制加法运算数字电路是由一个半加器和（1）个全加器组成。它把两个(lin)位二进制数作为输入信号。产生一个（1）位二进制数作它的和。如图所示。第18页/共64页第十九页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心用全加器构成用全加器构成(guchng)(guchng)的位二进制的位二进制加法器加法器 图中和是用来相加的两 n位输入信号，n-

22、1，n-1，n-2，2,1,0是它们的和。在该电路中对 0和0相加是用一个半加器，对其它位都用全加器。如果(rgu)需要串接这些电路以增加相加的位数，那么它的第一级也必须是一个全加器。第19页/共64页第二十页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心（2 2）设计）设计(shj)(shj)步骤步骤 设计设计1 1位二进制全加器，逻辑表达式如下：位二进制全加器，逻辑表达式如下：Sn=An Sn=AnBnBnCn-1Cn-1 Cn=AnBn Cn=AnBnCn-1(AnCn-1(AnBn)Bn)An An是被加数，是被加数，Bn Bn是加数，是加数，SnSn是和

23、数，是和数，CnCn是向高位的进位，是向高位的进位，Cn-1Cn-1是低位的进位。是低位的进位。利用利用(lyng)1(lyng)1位二进制全加器构成一个位二进制全加器构成一个4 4位位二进制全加器二进制全加器第20页/共64页第二十一页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心3.3.交叉口通行交叉口通行(tngxng)(tngxng)灯逻辑问题的灯逻辑问题的实现实现 图表示一条主干公路图表示一条主干公路（东一面）与一条二级道路的（东一面）与一条二级道路的交叉点。车辆探测器沿着交叉点。车辆探测器沿着A A、B B、C C和和D D线放置。当没有线放置。当没有

24、(mi(mi yu)yu)发现车辆时，这些敏感组发现车辆时，这些敏感组件的输出为低电平件的输出为低电平0”0”。当。当发现有车辆时，输出为高电平发现有车辆时，输出为高电平“1”“1”。交叉口通行灯根据下。交叉口通行灯根据下列逻辑关系控制列逻辑关系控制:第21页/共64页第二十二页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心交叉口通行灯逻辑问题(wnt)的实现（a a）东一西灯任何时候都是绿的条件）东一西灯任何时候都是绿的条件(tiojin)(tiojin)（1 1）C C和和D D线均被占用；线均被占用；（2 2）没有发现车辆；）没有发现车辆；（3 3）当）当A

25、 A、B B线没同的占用时，线没同的占用时，C C或或D D任一条线被占用；任一条线被占用；（b b）南一北灯任问时候都是绿的条件）南一北灯任问时候都是绿的条件(tiojin)(tiojin)（1 1）A A和和B B线均被占用，而线均被占用，而C C和和D D线均未占用或只占用线均未占用或只占用 一条线；一条线；（2 2）当）当C C和和D D均未被占用时，均未被占用时，A A或或B B任一条线被占用。任一条线被占用。第22页/共64页第二十三页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心交叉口通行灯逻辑问题交叉口通行灯逻辑问题(wnt)(wnt)的实现的实现

26、 电路应有两个输出端，南北（电路应有两个输出端，南北（SNSN）和东西（）和东西（EWEW），输），输出高电平对应绿灯亮，输出低电平对应红灯亮。出高电平对应绿灯亮，输出低电平对应红灯亮。用敏感组件的输出作为逻辑电路输入信号，对所给的逻用敏感组件的输出作为逻辑电路输入信号，对所给的逻辑状态建立一个辑状态建立一个(y)(y)真值表，化简后得最简逻辑表达式，真值表，化简后得最简逻辑表达式，用与非门实现该电路、并用波形仿真设计电路的功能，分析用与非门实现该电路、并用波形仿真设计电路的功能，分析其正确性之。其正确性之。第23页/共64页第二十四页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(

27、shyn)中心中心4.设计(shj)一个7位奇/偶校验器 奇/偶校验代码是在计算机中常用的一种可靠性代码。它由信息(xnx)码和一位附加位奇/偶校验位组成。这位校验位的取值(0或1)将使整个代码串中的1的个数为奇数（奇校验代码）或为偶数（偶校验代码）。第24页/共64页第二十五页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心(1)(1)奇奇/偶校验位发生器偶校验位发生器 (A)(A)奇奇/偶校验位发生器就是根据输入信息码产生偶校验位发生器就是根据输入信息码产生(chnshng)(chnshng)相应的校验位。如图是相应的校验位。如图是4 4位信息码的奇校位信息码的

28、奇校验位发生器电路。可推知验位发生器电路。可推知:当当B3B4B2B1B3B4B2B1中的中的1 1的个数的个数为偶数时此奇校验位发生器输出的校验位为偶数时此奇校验位发生器输出的校验位P P为为1 1，反之，反之为为0 0。代码分别(fnbi)为a0、a1、a2、a3、a4、a5、a6;奇校验位为P，偶校验位为E。逻辑表达式如下：/P=a0a1a2a3a4a5a6 E=P。(B)设计一个7位二进制奇/偶校验位发生器第25页/共64页第二十六页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心（2）奇/偶校验(xio yn)代码校验(xio yn)器 (A)(A)奇奇/

29、偶校验器用于检验奇偶校验器用于检验奇(偶偶)校验代码在传校验代码在传送和存储中有否出现送和存储中有否出现(chxin)(chxin)差错，它具有差错，它具有发现所有奇数个位数错的能力。发现所有奇数个位数错的能力。(B)(B)设计一个设计一个8 8位二进制奇校验器位二进制奇校验器 代码分别为代码分别为a0a0、a1a1、a2a2、a3a3、a4a4、a5a5、a6a6、/p/p的奇校验器。逻辑表达式如下：的奇校验器。逻辑表达式如下：S=a0 S=a0a1a1a2a2a3a3a4a4a5a5a6a6P P 显然，当校验器的输入代码显然，当校验器的输入代码a0a1a2a3a4a5a6 /pa0a1a

30、2a3a4a5a6 /p中中1 1的个数为奇数时，校的个数为奇数时，校验器的输出验器的输出S S为为1 1、反之、反之S S为为0 0。第26页/共64页第二十七页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心5.5.设计一个四选一的（数据设计一个四选一的（数据(shj)(shj)选择选择器）电路器）电路 数据选择器又称输数据选择器又称输入多路选择器、多路入多路选择器、多路开关。它的功能是在开关。它的功能是在选择信号的控制下，选择信号的控制下，从若干从若干(rugn)(rugn)路输路输入数据中选择某一路入数据中选择某一路输入数据作为输出。输入数据作为输出。第27

31、页/共64页第二十八页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心E E是选通使能端，是选通使能端，A1A1、A0A0分别分别(fnbi)(fnbi)是选择信号端，是选择信号端，D0D0、D1D1、D2D2、D3D3分别分别(fnbi)(fnbi)是四路数据，是四路数据，F F是输出端。是输出端。选通选择信号 四路数据 输出 EA1A0DF1 0000D0D3 D0001D0D3 D1010D0D3 D2011D0D3 D3一个(y)四选一数据选择器功能表第28页/共64页第二十九页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心6.

32、设计(shj)一个1:4数据分配器 数数据据分分配配器器的的功功能能(gngnng)(gngnng)是是在在选选通通（G G）和和选选择择信信号号(Cn)(Cn)线线的的控控制制下将一路输入数据（下将一路输入数据（D D）分别分配给相应的输出端（）分别分配给相应的输出端（YnYn）。）。第29页/共64页第三十页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心G G 是选通使能端，是选通使能端，S1S1、S0S0分别是选择端，分别是选择端，D D是一路输入是一路输入(shr)(shr)数据，数据，Y0Y0、Y1Y1、Y2Y2、Y3Y3分别是选择的输出。分别是选择的输

33、出。输入输出GS1S0DY0Y1Y2Y31 1111000DD111001D1D11010D11D1011D111D1:4数据(shj)分配器功能表第30页/共64页第三十一页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心7.7.设计并实现设计并实现(shxin)2(shxin)2位二进制数字位二进制数字比较器比较器功能描述：比较功能描述：比较A1A0A1A0和和B1B0B1B0两个两个(lin)2(lin)2位位二进制数：二进制数：EnEn使能端，使能端，En=1En=1有效。有效。当当A1A0A1A0B1B0B1B0时，电路输出端时，电路输出端E=1E=1，其

34、它情况时，其它情况时E=0E=0；当当A1A0A1A0B1B0B1B0时，电路输出端时，电路输出端L=1,L=1,其它情况时其它情况时L=0L=0；当当A1A0A1A0B1B0B1B0时，电路输出端时，电路输出端S=1,S=1,其它情况时其它情况时S=0S=0；对设计的电路进行波形仿真对设计的电路进行波形仿真,记录结果。记录结果。第31页/共64页第三十二页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心实验实验(shyn)三三 时序时序电路设计电路设计第32页/共64页第三十三页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心（一）触发

35、器实验(shyn)实验目的1掌握(zhngw)RS触发器、D触发器、JK触发器的工作原理。2学会正确使用RS触发器、D触发器、JK触发器。第33页/共64页第三十四页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心实验(shyn)内容 1.1.用用 74LS00 74LS00构成一个构成一个 RS RS 触发器。给出触发器。给出R R、S S波形序列，波形序列，进行波形仿真，说明进行波形仿真，说明RSRS触发器的功能。触发器的功能。2.D 2.D触发器触发器DFF DFF （或双（或双D D触发器触发器74LS7474LS74中一个中一个D D触发器）触发器）功能测

36、试。功能测试。D D触发器的输入端口触发器的输入端口CLRCLR是复位或清零，是复位或清零，PRNPRN是（置位）是（置位）；给定；给定(i dn)D(i dn)D（数据）、（数据）、CLKCLK（时钟）波形序列，进（时钟）波形序列，进行波形仿真，记录输入与输出行波形仿真，记录输入与输出Q Q波形。说明波形。说明D D触发器是电平触发器是电平触发还是上升沿触发，分析原因。触发还是上升沿触发，分析原因。3.JK 3.JK触发器触发器JKFFJKFF（或双（或双JKJK触发器触发器74LS7374LS73、74LS7674LS76中一中一个个JKJK触发器）功能测试与分析。触发器）功能测试与分析。

37、JK JK触发器输入端口触发器输入端口CLRCLR是复位端，是复位端，PRNPRN是置位端，是置位端，CLKSCLKS是时钟。给出是时钟。给出CKCK，J J，K K的波形，仿真的波形，仿真JKJK触发器的功能，触发器的功能，说明说明JKJK触发器的触发器的CLKCLK何时有效。何时有效。D D触发器触发器74LS7474LS74是上升沿触发，是上升沿触发，JKJK触发器触发器74LS7374LS73是下降沿触发是下降沿触发 第34页/共64页第三十五页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心（二）简单时序电路设计(shj)实验实验目的学习利用EDA工具设计

38、(shj)简单时序电路。掌握简单时序电路的分析、设计(shj)、波形仿真、器件编程及测试方法第35页/共64页第三十六页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心实验(shyn)内容1.1.用用D D触发器触发器DFFDFF（或（或74LS7474LS74）构成的）构成的4 4位二进制计数器（分位二进制计数器（分频器）频器）(1)(1)输入所设计的输入所设计的4 4位二进制计数器电路并编译。位二进制计数器电路并编译。(2)(2)建立建立(jinl)(jinl)波形文件，对所设计电路进行波形仿真。波形文件，对所设计电路进行波形仿真。并记录并记录Q0Q0、Q1Q1

39、、Q2Q2、Q3Q3的状态。的状态。(3)(3)对所设计电路进行器件编程。将对所设计电路进行器件编程。将CLKCLK引脚连接到实验引脚连接到实验系统的单脉冲输出插孔，系统的单脉冲输出插孔，4 4位二进制计数器输出端位二进制计数器输出端Q0Q0、Q1Q1、Q2Q2、Q3Q3连接到连接到LEDLED显示灯，显示灯，CLRCLR、PRNPRN端分别连接到实验端分别连接到实验系统两个开关的输出插孔。系统两个开关的输出插孔。(4)(4)由时钟由时钟CLKCLK输入单脉冲，记录输入的脉冲数，同时观测输入单脉冲，记录输入的脉冲数，同时观测 Q0Q0、Q1Q1、Q2Q2、Q3Q3对应对应LEDLED显示灯的变

40、化情况。显示灯的变化情况。第36页/共64页第三十七页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心2异步计数器 异步计数器是指输入时钟信号只作用(zuyng)于计数单元中的最低位触发器，各触发器之间相互串行，由低一位触发器的输出逐个向高一位触发器传递，进位信号而使得触发器逐级翻转，所以前级状态的变化是下级变化的条件，只有低位触发器翻转后才能产生进位信号使高位触发器翻转。第37页/共64页第三十八页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心1）计数器单元(dnyun)电路仿真a)a)用用74LS9374LS93构成一个构成一个(y

41、)2(y)2位十六进制计数器，并进行波形仿位十六进制计数器，并进行波形仿真，真，74LS9374LS93图示如下。图示如下。第38页/共64页第三十九页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心b)b)用用74LS9074LS90构成一个构成一个(y)2(y)2位位BCDBCD码计数器，并进行波码计数器，并进行波形仿真。形仿真。74LS9074LS90图示如下图示如下(rxi)(rxi)第39页/共64页第四十页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心2）设计(shj)异步十进制计数器a)用JK触发器JKFF（或双JK触发器

42、74LS73、7476）构成(guchng)1位十进制计数器（或BCD计数器）第40页/共64页第四十一页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心JK触发器b)对所设计的计数器，建立相应波形文件，进行波形仿真(fn zhn)。并记录计数值Q0、Q1、Q2、Q3的状态。c)对设计的计数器进行器件编程、连线，由时钟端 CLK输入单脉冲，测试并记录 Q0、Q1、Q2、Q3的状态变化，验证设计电路的正确性。第41页/共64页第四十二页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心3.移位(y wi)寄存器移位寄存(jcn)器一种能寄存(

43、jcn)二进制代码，并能在时钟控制下对代码进行右移或左移的同步时序电路。计算机执行四则运算和逻辑移位等指令少不了移位寄存(jcn)器，此外，移位寄存(jcn)器还可用于计算机的串行传输口的串并行信息转换电路。第42页/共64页第四十三页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心1)集成(j chn)移位寄存器波形仿真 74LS95是4位并/串输入，并行(bngxng)输出，双向移位的移位寄存器。第43页/共64页第四十四页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心移位(y wi)寄存器2)2)用JK触发器设计一个4位串行输入，

44、并行(bngxng)输出右移寄存器。3)3)针对所设计电路建立相应的波形仿真文件，进行波形仿真，器件编程，验证所设计电路的正确性。4)4)用JK触发器设计4位并行(bngxng)输入，串行输出右移寄存器。5)5)对所设计的4位右移寄存器建立相应波形仿真文件，进行波形仿真。第44页/共64页第四十五页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心4.自循环(xnhun)寄存器（1 1）用）用D D触发器触发器DFF DFF（或（或74LS7474LS74）构成一个四位自循环寄存器。）构成一个四位自循环寄存器。方法是第一级的方法是第一级的 Q Q端接第二级的端接第二级

45、的 D D端，端，依次类推，最依次类推，最后第四级的后第四级的Q Q端接第一级的端接第一级的D D端。四个端。四个D D触发器的触发器的CLKCLK端连接在端连接在一起，然后接单脉冲时钟。一起，然后接单脉冲时钟。（2 2）对设计）对设计(shj)(shj)的电路建立相应的波形仿真文件，进行波的电路建立相应的波形仿真文件，进行波形仿真。形仿真。将触发器将触发器Q0Q0置置1 1（即（即PRN0PRN0输入一个负脉冲），输入一个负脉冲），Q1 Q1、Q2Q2、Q3Q3清清0 0（即（即CLR1CLR1、CLR2CLR2、CLR3CLR3输入一个负脉冲）。输入一个负脉冲）。（3 3）进行器件编程（定

46、义自循环寄存器的输入）进行器件编程（定义自循环寄存器的输入/输出引脚号）。输出引脚号）。（4 4）连线验证所设计）连线验证所设计(shj)(shj)电路的正确性电路的正确性 预置初始状态（与波形仿真相同），自循环寄存器的预置初始状态（与波形仿真相同），自循环寄存器的PRNiPRNi和和CLRiCLRi端连接到开关的电平输出插空，输入端端连接到开关的电平输出插空，输入端CLKCLK引脚引脚连接到实验系统的单脉冲输出插孔，输出端连接到实验系统的单脉冲输出插孔，输出端Q0Q0、Q1Q1、Q2Q2、Q3Q3连接到连接到LEDLED显示灯。由时钟显示灯。由时钟CLKCLK输入端输入单脉冲，观察并记输入端

47、输入单脉冲，观察并记录录Q0Q0、Q1Q1、Q2Q2、Q3Q3的状态变化。的状态变化。第45页/共64页第四十六页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心5同步(tngb)计数器 所谓同步计数器是指计数器中所谓同步计数器是指计数器中各触发器统一使用同一输入输各触发器统一使用同一输入输入时钟脉冲入时钟脉冲(michng)(michng)（计数（计数脉冲脉冲(michng)(michng)）信号，在同）信号，在同一时刻所有触发器同时翻转并一时刻所有触发器同时翻转并产生进位信号。产生进位信号。第46页/共64页第四十七页，共64页。燕山大学电子实验燕山大学电子实验

48、(shyn)(shyn)中心中心(1)(1)用用74LS19174LS191构成一个构成一个2 2位十六进制计数位十六进制计数器，并进行波形器，并进行波形(b xn)(b xn)仿真。仿真。第47页/共64页第四十八页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心(2)(2)用用74LS16074LS160构成一个构成一个2 2位位BCDBCD码计数器，并进码计数器，并进行行(jnxng)(jnxng)波形仿真。波形仿真。第48页/共64页第四十九页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心实验(shyn)四 基于VHDL的基本逻

49、辑电路设计实验目的：学会使用(shyng)VHDL语言设计数字单元电路的方法。掌握用VHDL语言设计的数字单元电路的调试，波形仿真的方法。第49页/共64页第五十页，共64页。燕山大学电子实验燕山大学电子实验(shyn)(shyn)中心中心（一）基于（一）基于VHDLVHDL的组合逻辑电路的组合逻辑电路(lu j(lu j din l)din l)设计设计 用用VHDLVHDL语言编写实现下列语言编写实现下列(xili)(xili)器件功能的程序并进行编译、器件功能的程序并进行编译、波形仿真。波形仿真。1.1.二输入与非门二输入与非门2.2.三态门电路与总线缓冲器三态门电路与总线缓冲器3.BC

50、D-73.BCD-7段段LEDLED译码器译码器4.4.设计一个设计一个1:41:4数据分配器数据分配器（功能说明见实验二（功能说明见实验二.(.(二二).6).6）5.5.设计一个四位的全加器（功能说明见实验二设计一个四位的全加器（功能说明见实验二.(.(二二).2).2）6.6.设计一个设计一个7 7位奇偶校验电路（功能说明见实验二位奇偶校验电路（功能说明见实验二.(.(二二).4).4）7.7.数字比较器，设计数字比较器，设计4 4位二进制数字比较器位二进制数字比较器 第50页/共64页第五十一页，共64页。燕山大学电子燕山大学电子(dinz)(dinz)实验中心实验中心（二）基于(jy