数字电子技术基础第门电路学习教案.pptx

《数字电子技术基础第门电路学习教案.pptx》由会员分享，可在线阅读，更多相关《数字电子技术基础第门电路学习教案.pptx（76页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1数字电子技术数字电子技术(jsh)基础第门电路基础第门电路第一页，共76页。二、逻辑(lu j)变量与两状态开关低电平 高电平 断开(dun ki)闭合(b h)高电平 3 V低电平 0 V二值逻辑:所有逻辑变量只有两种取值(1 或 0)。数字电路:通过电子开关 S 的两种状态(开或关)获得高、低电平，用来表示 1 或 0。3V3V逻辑状态1001S 可由二极管、三极管或 MOS 管实现第2页/共76页第二页，共76页。三、高、低电平与正、负逻辑(lu j)负逻辑(lu j)正逻辑(lu j)0V5V2.4V0.8V 高电平和低电平是两个不同的可以截然区别开来的电压范围。010V5V2

2、.4V0.8V10第3页/共76页第三页，共76页。四、分立元件门电路和集成(j chn)门电路1.分立元件门电路用分立(fn l)的元器件和导线连接起来构成的门电路。2.集成(j chn)门电路 把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。常用：CMOS 和 TTL 集成门电路第4页/共76页第四页，共76页。五、数字(shz)集成电路的集成度一块芯片中含有等效(dn xio)逻辑门或元器件的个数小规模集成电路(jchng-dinl)SSI(Small Scale Integration)10 门/片或 10 000 门/片或 100 000 元器件/片第5页/共76页

3、第五页，共76页。2.1.1 理想开关(kigun)的开关(kigun)特性一、静态(jngti)特性1.断开(dun ki)2.闭合2.1 半导体二极管、三极管和 MOS 管的开关特性 SAK第6页/共76页第六页，共76页。二、动态(dngti)特性1.开通(kitng)时间：2.关断时间(shjin)：闭合）（断开断开）（闭合普通开关：静态特性好，动态特性差半导体开关：静态特性较差，动态特性好几百万/秒几千万/秒SAK第7页/共76页第七页，共76页。2.1.2 半导体二极管的开关(kigun)特性一、静态(jngti)特性1.外加正向(zhn xin)电压(正偏)二极管导通(相当于开关

4、闭合)2.外加反向电压(反偏)二极管截止(相当于开关断开)硅二极管伏安特性阴极A阳极KPN结-AK+P区N区+-正向导通区反向截止区反向击穿区0.5 0.7/mA/V0第8页/共76页第八页，共76页。D+-+-二极管的开关(kigun)作用：例uO=0 VuO=2.3 V电路(dinl)如图所示，试判别(pnbi)二极管的工作状态及输出电压。二极管截止二极管导通解D0.7 V+-第9页/共76页第九页，共76页。二、动态(dngti)特性1.二极管的电容(dinrng)效应结电容 C j扩散电容 C D2.二极管的开关时间电容效应使二极管的通断需要(xyo)一段延迟时间才能完成tt00(反向

5、恢复时间)ton 开通时间toff 关断时间第10页/共76页第十页，共76页。一、静态(jngti)特性NPN2.1.3 半导体三极管的开关(kigun)特性发射结集电结发射极emitter基极base集电极collectorbiBiCec(电流(dinli)控制型)1.结构、符号和输入、输出特性(2)符号NNP(Transistor)(1)结构第11页/共76页第十一页，共76页。(3)输入(shr)特性(4)输出特性iC/mAuCE /V50 A40A30 A20 A10 AiB=00 2 4 6 8 4321放大(fngd)区截止(jizh)区饱和区0uBE /ViB/A发射结正偏放大

6、i C=iB集电结反偏饱和 i C iB两个结正偏I CS=IBS临界截止iB 0,iC 0两个结反偏电流关系状态 条 件第12页/共76页第十二页，共76页。2.开关应用(yngyng)举例发射结反偏 T 截止(jizh)发射结正偏 T 导通+RcRb+VCC (12V)+uoiBiCTuI3V-2V2 k2.3 k放大还是(hi shi)饱和？第13页/共76页第十三页，共76页。饱和(boh)导通条件：+RcRb+VCC +12V+uoiBiCTuI3V-2V2 k2.3 k因为(yn wi)所以(suy)第14页/共76页第十四页，共76页。二、动态(dngti)特性3-2t00.9I

7、CS0.1ICSt030.3t0第15页/共76页第十五页，共76页。2.1.4 MOS 管的开关(kigun)特性(电压(diny)控制型)MOS（Mental Oxide Semiconductor）金属(jnsh)氧化物 半导体场效应管一、静态特性1.结构和特性：(1)N 沟道 栅极 G漏极 DB 源极 S3V4V5VuGS=6ViD/mA42643210uGS/ViD/mA43210246810uDS/V可变电阻区恒流区UTNiD开启电压UTN=2 V+-uGS+-uDS衬底漏极特性转移特性uDS=6V截止区第16页/共76页第十六页，共76页。P 沟道增强型 MOS 管与 N 沟道有

8、对偶(du u)关系。(2)P 沟道(u do)栅极(shn j)G漏极 DB 源极 SiD+-uGS+-uDS衬底iD/mAiD/mA-2-40-1-2-3-40-10-8-6-4-2-3V-4V-5VuGS=-6V-1-2-3-4-6uGS/VuDS/V可变电阻区恒流区 漏极特性 转移特性截止区UTPuDS=-6V开启电压UTP=-2 V参考方向第17页/共76页第十七页，共76页。2.MOS管的开关(kigun)作用：(1)N 沟道(u do)增强型 MOS 管+VDD+10VRD20 kBGDSuIuO+VDD+10VRD20 kGDSuIuO开启(kiq)电压UTN=2 ViD+VD

9、D+10VRD20 kGDSuIuORONRD第18页/共76页第十八页，共76页。(2)P 沟道(u do)增强型 MOS 管-VDD-10VRD20 kBGDSuIuO-VDD-10VRD20 kGDSuIuO开启(kiq)电压UTP=-2 V-VDD-10VRD20 kGDSuIuOiD第19页/共76页第十九页，共76页。uYuAuBR0D2D1+VCC+10V2.2 分立(fn l)元器件门电路2.2.1 二极管与门和或门一、二极管与门3V0V符号(fho):与门（AND gate)ABY&0 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 V真值表A BY0 00 11

10、01 10001Y=AB电压(diny)关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通导通0.7导通截止0.7截止导通0.7导通导通3.7第20页/共76页第二十页，共76页。二、二极管或门uY/V3V0V符号(fho):或门（AND gate)ABY10 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表A BY0 00 11 01 10111电压(diny)关系表uA/VuB/VD1 D20 00 33 03 3导通导通 0.7截止(jizh)导通2.3导通截止2.3导通导通2.3Y=A+B第21页/共76页第二

11、十一页，共76页。正与门真值表正逻辑(lu j)和负逻辑(lu j)的对应关系：A BY0 00 11 01 10001ABY=AB&负或门真值表A BY1 11 00 10 01110AB1同理：正或门负与门第22页/共76页第二十二页，共76页。一、半导体三极管非门T 截止(jizh)T导通2.2.2 三极管非门（反相器）饱和(boh)导通条件:+VCC+5V1 kRcRbT+-+-uIuO4.3 k=30iBiCT 饱和(boh)因为所以第23页/共76页第二十三页，共76页。电压(diny)关系表uI/VuO/V0550.3真值表0110AY符号(fho)函数(hnsh)式+VCC+5

12、V1 kRcRbT+-+-uIuO4.3 k=30iBiC三极管非门:AY1AY第24页/共76页第二十四页，共76页。二、MOS 三极管非门MOS管截止(jizh)2.MOS 管导通（在可变电阻区）真值表0110AY+VDD+10VRD20 kBGDSuIuO1.+-uGS+-uDS故第25页/共76页第二十五页，共76页。+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+-uGSN+-uGSP2.3 CMOS 集成(j chn)门电路2.3.1 CMOS 反相器一、电路组成(z chn)及工作原理AY10V+10VuAuGSNuGSPTNTPuY0 V UTN UTN

13、 UTP导通截止0 VUTN=2 VUTP=2 V+10VRONPuY+VDD10VSTNTP+10VRONNuY+VDD0VSTNTP第26页/共76页第二十六页，共76页。二、静态(jngti)特性1.电压传输(chun sh)特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB 段：uI UTN ，uO=VDD 、iD 0，功耗(n ho)极小。0uO/VuI/VTN 截止、TP 导通，BC 段：TN 导通，uO 略下降。CD 段：TN、TP 均导通。DE、EF 段：与 BC、AB 段对应，TN、TP 的状态与之

14、相反。转折电压指为规定值时，允许波动的最大范围。UNL：输入为低电平时的噪声容限。UNH：输入为高电平时的噪声容限。=0.3VDD噪声容限：第28页/共76页第二十八页，共76页。2.电流传输(chun sh)特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNH0uO/VuI/VA BCDEF0iD/mAuI/VUTH电压(diny)传输特性电流(dinli)传输特性AB、EF 段：TN、TP总有一个为截止状态，故 iD 0。CD 段：TN、Tp 均导通，流过两管的漏极电流达到最大值 iD=iD（max)。阈值电压：UTH

15、=0.5 VDD（VDD=3 18 V）第29页/共76页第二十九页，共76页。2.3.2 CMOS 与非门、或非门、与门和或门A BTN1 TP1 TN2 TP2Y0 00 11 01 1截通截通通通通截截通截截截截通通1110与非门一、CMOS 与非门uA+VDD+10VVSSTP1TN1TP2TN2ABYuBuYAB&00100111Y=第30页/共76页第三十页，共76页。或非门二、CMOS 或非门uA+VDD+10VVSSTP1TN1TN2TP2ABYuBuYA BTN1 TP1 TN2 TP2Y0 00 11 01 1截通截通通通通截截通截截截截通通1000AB100100111第

16、31页/共76页第三十一页，共76页。三、CMOS 与门和或门1.CMOS 与门AB&Y1+VDDVSSTP1TN1TP2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS第32页/共76页第三十二页，共76页。2.CMOS 或门Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB1ABY1+VDDVSSTP1TN1TN2TP2ABY第33页/共76页第三十三页，共76页。四、带缓冲(hunchng)的 CMOS 与非门和或非门1.基本电路的主要(zhyo)缺点(1)电路(dinl)的输出特性不对称：当输入状态不同时，输出等效电阻不同。(2)电压传输特性发

17、生偏移，导致噪声容限下降。2.带缓冲的门电路在原电路的输入端和输出端加反相器。1ABY与非门或非门同理缓冲或非门与非门缓冲&11第34页/共76页第三十四页，共76页。2.3.3 CMOS 与或非门和异或门一、CMOS 与或非门1.电路(dinl)组成：&ABCD&1YABCDY12.工作(gngzu)原理：由CMOS 基本(jbn)电路(与非门和反相器)组成。第35页/共76页第三十五页，共76页。二、CMOS 异或门1.电路(dinl)组成：&ABY2.工作(gngzu)原理：&YAB=1 由CMOS 基本电路(dinl)(与非门)组成。第36页/共76页第三十六页，共76页。2.3.4

18、CMOS 传输(chun sh)门、三态门和漏极开路门一、CMOS传输(chun sh)门(双向模拟(mn)开关)1.电路组成：TPCVSS+VDDIO/uuOI/uuTNCIO/uuOI/uuTG2.工作原理：TN、TP均导通，TN、TP均截止，导通电阻小(几百欧姆)关断电阻大(109)(TG 门 Transmission Gate)第37页/共76页第三十七页，共76页。二、CMOS 三态门1.电路(dinl)组成+VDDVSSTP2TN1TP1AYTN212.工作(gngzu)原理Y 与上、下都断开(dun ki)TP2、TN2 均截止Y=Z(高阻态 非 1 非 0)TP2、TN2 均导

19、通011 010控制端低电平有效(1 或 0)3.逻辑符号YA1EN使能端 EN 第38页/共76页第三十八页，共76页。三、CMOS 漏极开路(kil)门(OD门 Open Drain)1.电路(dinl)组成BA&1+VDDYBGDSTNVSSRD外接YAB&符号(fho)(1)漏极开路，工作时必须外接电源和电阻。2.主要特点(2)可以实现线与功能：输出端用导线连接起来实现与运算。YCD&P1P2+VDDYRD(3)可实现逻辑电平变换：(4)带负载能力强。第39页/共76页第三十九页，共76页。2.3.5 CMOS 电路使用(shyng)中应注意的几个问题一、CC4000 和 C000 系

20、列(xli)集成电路1.CC4000 系列(xli)：符合国家标准，电源电压为 3 18 V，功能和外部引线排列与对应序号的国外产品相同。2.C000 系列：早期集成电路，电源电压为 7 15 V，外部引线排列顺序与 CC4000 不同，用时需查阅有关手册。传输延迟时间 tpd标准门=100 nsHCMOS=9nsHCMOS:54/74 系列54/74 HC(带缓冲输出)54/74 HCU(不带缓冲输出)54/74 HCT(与 LSTTL 兼容)二、高速 CMOS(HCMOS)集成电路第40页/共76页第四十页，共76页。三、CMOS 集成电路(jchng-dinl)的主要特点(1)功耗(n

21、ho)极低。LSI：几个(j)W，MSI：100 W(2)电源电压范围宽。CC4000 系列：VDD=3 18 V(3)抗干扰能力强。输入端噪声容限=0.3VDD 0.45VDD(4)逻辑摆幅大。(5)输入阻抗极高。(6)扇出能力强。扇出系数：带同类门电路的个数，其大小 反映了门电路的带负载能力。(7)集成度很高，温度稳定性好。(8)抗辐射能力强。(9)成本低。CC4000系列：50个第41页/共76页第四十一页，共76页。四、CMOS 电路(dinl)使用中应注意的几个问题1.注意(zh y)输入端的静电防护。2.注意输入电路(dinl)的过流保护。3.注意电源电压极性。5.多余的输入端不应

22、悬空。6.输入端外接电阻的大小不会引起输入电平的变化。与门、与非门：接电源 或 与其他输入端并联或门、或非门：接地 或 与其他输入端并联多余输入端 的处理思考原因？4.输出端不能和电源、地短接。因为输入阻抗极高（108）故 输入电流 0，电阻上的压降 0。第42页/共76页第四十二页，共76页。2.4 TTL 集成(j chn)门电路（TransistorTransistor Logic）一、电路组成(z chn)及工作原理+VCC(5V)R1uIuo4kAD1T1T2T3T4DR21.6kR31kR4130Y输入(shr)级中间级输出级D1 保护二极管 防止输入电压过低。当 uI uB uE

23、现在(xinzi):uE uB uC ，即 发射结反偏 集电结正偏 倒置放大iii=i ib=(1+i)ib4.3Vce3.6 V1.4V0.7V2.1V第45页/共76页第四十五页，共76页。1.4V+VCC(5V)R1uIuo4kAT1T2T3T4DR21.6kR31kR4130YT1 倒置放大(fngd)状态假设(jish)T2 饱和导通T3、D 均截止(jizh)(设1 4=20)T2 饱和的假设成立0.3ViB21VICS2iB10.7V2.1V思考：D 的作用？若无 D，此时 T3 可以导通，电路将不能实现正常的逻辑运算因为3.6 ViE1第46页/共76页第四十六页，共76页。+

24、VCC(5V)R1uIuo4kAT1T2T3T4DR21.6kR31kR4130YT1 倒置放大状态(zhungti)T2 饱和，T3、D 均截止3.6 2.1 1.4 0.7 1 T4 的工作(gngzu)状态：导通放大(fngd)还是饱和？iB2ICS2iB1iE1iE2iB4iR3又因为 T3、D 均截止，即 T4 深度饱和：uO=UCES4 0.3V（无外接负载）若外接负载 RL：RL+VCC0.3 所以第47页/共76页第四十七页，共76页。输入短路(dunl)电流 IIS二、静态(jngti)特性1.输入(shr)特性(1)输入伏安特性：1iI+VCC+5 VuI+-uoT1iIu

25、I+-be2be4+VCC+5 VR14kIV/uImA/i012-1ISIILIUILUIHIHI低电平输入电流 IIL 高电平输入电流或输入端漏电流 IIH第48页/共76页第四十八页，共76页。即：当 Ri 为 2.5 k 以上电阻(dinz)时，输入由低电平变为高电平(2)输入(shr)端负载特性：1+VCC+5VuI+-uoRiT1iB1uI+-be2be4+VCC+5 VR14kRiRi/026412uI/VT2、T4饱和(boh)导通Ri=Ron 开门电阻（2.5 k）RonT2、T4 截止Ri=Roff 关门电阻（0.7 k）即：当 Ri 为 0.7 k 以下电阻时,输入端相当

26、于低电平。Roff0.7 V1.4 V第49页/共76页第四十九页，共76页。2.输出特性uO1+VCC+5 VuI+-+-iOuO/ViO/mA0 10 20 30-10-20-30123在输出为低电平条件(tiojin)下，带灌电流负载能力 IOL 可达 16 mA0.3V受功耗限制，带拉电流负载(fzi)能力 IOH 可一般为-400 A3.6V 注意(zh y)：输出短路电流 IOS 可达 33 mA，将造成器件过热烧毁 ，故门电路 输出端不能接地！第50页/共76页第五十页，共76页。3.电压(diny)传输特性：1+VCC+5VuI+-uO+-AB0uO/VuI/V12341234

27、AB 段：uI 0.5 V，uB1 1.4 V ，T2、T4 饱和导通，T3、D 截止。uO=UOL 0.3 V阈值电压第51页/共76页第五十一页，共76页。4.输入(shr)端噪声容限uIuO1G1G21输出(shch)高电平典型值=3.6 V 输出(shch)低电平典型值=0.3 V 输入高电平典型值=3.6 V 输入低电平典型值=0.3 V UNH 允许叠加的负向噪声电压的最大值G2 输入高电平时的 噪声容限：UNL 允许叠加的正向噪声电压的最大值G2 输入低电平时的 噪声容限：第52页/共76页第五十二页，共76页。三、动态(dngti)特性传输(chun sh)延迟时间1uIuO

28、50%Uom50%UimtuI0tuO0UimUomtPHL 输出(shch)电压由高到 低时的传输延迟 时间。tpd 平均传输延迟时间tPLH 输出电压由低到 高时的传输延迟 时间。tPHLtPLH典型值：tPHL=8 ns,tPLH=12 ns最大值：tPHL=15 ns,tPLH=22 ns第53页/共76页第五十三页，共76页。+VCC+5VR14kAD2T1T2T3T4DR21.6kR31kR4130Y输入级中间级输出级D1BT1 多发射极三极管e1e2bc等效电路：1.A、B 只要(zhyo)有一个为 0 0.3V1VT2、T4截止(jizh)5VT3、D 导通2.4.2 TTL与

29、非门和其他(qt)逻辑门电路一、TTL 与非门0.7VRL3.6V第54页/共76页第五十四页，共76页。+VCC+5V4kAD2T1T2T3T4D1.6k1k130Y输入(shr)级中间级输出(shch)级D1BR1R2R3R43.6V3.6V0.7V1V0.3V4.3V2.1V2.A、B 均为 1 理论(lln)：实际：T2、T4 导通T3、D 截止uO=UCES4 0.3VTTL 与非门RL+VCC第55页/共76页第五十五页，共76页。+VCC+5V4kAD2T1T2T3T4D1.6k1k130Y输入(shr)级中间级输出(shch)级D1BR1R2R3R4TTL 与非门整理(zhng

30、l)结果：1110ABY00011011AB&第56页/共76页第五十六页，共76页。二、TTL 或非门+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T2输入(shr)级中间级输出(shch)级1.A、B只要(zhyo)有一个为 1 T2、T4 饱和T2、T3、D 截止uO=0.3V2.1V1V0.3V3.6V0.3VRL+VCC第57页/共76页第五十七页，共76页。2.A、B 均为 0 iB1、i B1分别(fnbi)流入T1、T1 的发射极T2、T2均截止(jizh)则 T4 截止(jizh)T3、D 导通+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

31、1BD1T1T20.3 V0.3 ViB1i B1RL输入级中间级输出级TTL 或非门5V1V1V3.6V第58页/共76页第五十八页，共76页。整理(zhngl)结果：1000ABY00011011AB1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T2输入(shr)级中间级输出(shch)级TTL 或非门第59页/共76页第五十九页，共76页。2.4.3 TTL 集电极开路(kil)门和三态门一、集电极开路(kil)门OC 门(Open Collector Gate)+VCC+5VR1AD2T1T2T4R2R3YD1B 1.电路组成(z chn)及符号+V CCRC

32、外接YAB&+V CCRCOC 门必须外接负载电阻和电源才能正常工作。可以线与连接V CC 根据电路需要进行选择 2.OC 门的主要特点第60页/共76页第六十页，共76页。线与连接(linji)举例：+VCCAT1T2T4Y1B+VCCCT1T2T4Y2D+V CCRC+V CCRCY1AB&G1Y2CD&G2线与YY第61页/共76页第六十一页，共76页。外接电阻(dinz)RC 的估算：n OC 与非门的个数m 负载(fzi)与非门的个数k 每个与非门输入(shr)端的个数IIH+V CCRC&1&2Y&12&n&m&1kIOHIOH：OC门截止时的反向漏电流。IIH：与非门高电平输入电

33、流(流入 接在线上的每个门的输入端)11.RC 最大值的估算iOiI UOH minRC 第62页/共76页第六十二页，共76页。外接电阻(dinz)RC 的估算：+V CCRC&1&2Y&12&n&m&1k2.RC 最小值的估算(sun)0最不利(bl)的情况：只有一个 OC 门导通，iR 和 iI 都流入该门。IOL：OC 门带灌电流负载的能力。iIIILIOLIIL：与非门低电平输入电流(每个门只有一个，与输入端的个数无关)IOLiR RC 第63页/共76页第六十三页，共76页。二、输出(shch)三态门 TSL门(Three-State Logic)(1)使能端低电平有效(yuxio

34、)1.电路(dinl)组成+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端(2)使能端高电平有效1ENYA&BENYA&BENEN第64页/共76页第六十四页，共76页。以使能端低电平有效(yuxio)为例：2.三态门的工作(gngzu)原理PQP=1（高电平）电路处于(chy)正常工作状态：D3 截止，（Y=0 或 1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端第65页/共76页第六十五页，共76页。P=0(低电平)D3 导通 T2、T4截止(jizh)uQ 1 VT3、D 截止(jizh)输出(shch)端与上、下均断开+VCC+5VR1AT1T2

35、T3T4DR2R3R4YB1D3可能输出状态：0、1 或高阻态QP 高阻态记做 Y=Z使能端第66页/共76页第六十六页，共76页。3.应用(yngyng)举例：(1)用做多路开关(kigun)YA11EN1ENA21G1G2使能端10禁止使能01使能禁止第67页/共76页第六十七页，共76页。(2)用于信号(xnho)双向传输A11EN1ENA21G1G201禁止使能10使能禁止第68页/共76页第六十八页，共76页。(3)构成(guchng)数据总线EN1EN1EN1G1G2GnA1A2An数据总线011101110 注意(zh y)：任何时刻，只允许(ynx)一个三态门使能，其余为高阻态

36、。第69页/共76页第六十九页，共76页。第二章第二章 小结小结(xioji)(xioji)一、半导体二极管、三极管和一、半导体二极管、三极管和 MOS MOS 管管 是数字电路中的基本开关元件，一般(ybn)都工作在开关状态。1.半导体二极管半导体二极管：是不可控的，利用其开关(kigun)特性可构成二极管与门和或门。2.半导体三极管半导体三极管：是一种用电流控制且具有放大特性的开关元件，利用三极管的饱和导通与截止特性可构成 非门 和其它 TTL 集成门电路。3.MOSMOS管管：是一种具有放大特性的由电压控制的开关元件，利用 N 沟道 MOS 管和 P 沟道 MOS 管可构成CMOS 反相

37、器和其它 CMOS 集成门电路。第70页/共76页第七十页，共76页。二、分立元件门电路二、分立元件门电路 主要(zhyo)介绍了由半导体二极管、三极管和 MOS 管构成的与门、或门和非门。虽然，分立元件门电路不是本章的重点，但是通过对这些虽然，分立元件门电路不是本章的重点，但是通过对这些(zhxi)(zhxi)电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。第71页/共76页第七十一页，共76页。三、集成三、集

38、成(j chn)(j chn)门电路门电路 本章重点本章重点 主要介绍了 CMOS 和 TTL 集成门电路，重点应放在它们的输出与输入之间的逻辑特性(txng)和外部电气特性(txng)上。1.逻辑(lu j)特性（逻辑(lu j)功能）：普通功能 与门、或门、非门、与非门、或非门、与或非 门和异或门。特殊功能 三态门、OC门、OD门和传输门。2.电气特性电气特性：静态特性 主要是输入特性、输出特性和传输特性。动态特性 主要是传输延迟时间的概念。第72页/共76页第七十二页，共76页。四、集成门电路使用中应注意的几个四、集成门电路使用中应注意的几个(j)(j)问题问题 TTLCMOS分类工作(

39、gngzu)电源VCC=5 VVDD=3 18 V输出(shch)电平UOL=0.3 V UOH=3.6 V UOL 0 V UOH VDD UTH=0.5 VDD UTH=1.4 V 阈值电压输入端串接电阻Ri当 Ri Ron（2.5 k）输入由 0 1在一定范围内，Ri的改变不会影响输入电平输入端 悬空即 Ri=输入为 “1”不允许多余输入端的处理1.与门、与非门接电源；或门、或非门接地。2.与其它输入端并联。第73页/共76页第七十三页，共76页。练习(linx)写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A100100k=1&A100100k=1=11A100100k1A100100k=0第74页/共76页第七十四页，共76页。练习(linx)写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS=1A100100k=1A100100k&A悬空&A悬空 不允许第75页/共76页第七十五页，共76页。感谢您的观看(gunkn)！第76页/共76页第七十六页，共76页。