第4章 组合逻辑电路(精品).ppt

《第4章 组合逻辑电路(精品).ppt》由会员分享，可在线阅读，更多相关《第4章 组合逻辑电路(精品).ppt（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第第第4 4章章章章 集成组合电路的应用集成组合电路的应用集成组合电路的应用集成组合电路的应用学习要点：学习要点：编码器、译码器、数据选择器等中规模集成电路的逻辑功能、使用方法及其应用利用译码器和数据选择器进行逻辑分析和逻辑设计的方法中规模集成电路的扩展方法第第第第4 4章章章章 集成组合电路的应用集成组合电路的应用集成组合电路的应用集成组合电路的应用4.1 4.1 编码器编码器编码器编码器4.2 4.2 译码器译码器译码器译码器 4.3 4.3 数据选择器数据选择器数据选择器数据选择器 退出退出退出退出4.4 4.4 半加器与全加器半加器与全加器半加器与全加器半加器与全加器 4.5 4.5

2、 集成组合电路的扩展集成组合电路的扩展集成组合电路的扩展集成组合电路的扩展 4.1 编码器编码器 4.1.1 4.1.1 编码器编码器编码器编码器 4.1.2 4.1.2 集成编码器及其应用集成编码器及其应用集成编码器及其应用集成编码器及其应用 退出退出退出退出4.1.1 4.1.1 编码器编码器1、二进制编码器二进制编码器实现编码操作的电路称为编码器。二进制编码器：输入信号的个数N与输出变量的位数n满足2n 4线-2线编码器 Ii Y1 Y0I0I1I2I3 0 0 0 1 1 0 1 1真值表输输入入4个个互互斥斥的的信信号号输输出出2位位二二进进制制代代码码2二二十进制编码器十进制编码器

3、 二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，也称0线-线编码器。输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9Y3 Y2 Y1 Y01 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0

4、0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1功功能能表表 最常见是8421 BCD码编码器。在实际的数字系统中，特别是在计算机系统中，常常会有几个部件同时发出请求信号的可能，而在同一时刻只能给其中一个部件发出允许操作信号。因此，必须根据轻重缓急规定多个对象允许操作的先后次序，即优先级别。则当有多个输入端同时输入时，电路只对其中优先级别最高的信号进行编码的逻辑电路称为优先编码器。3.优先编码器优先编码器 常用的MSI优先编码器有10线4线(如74LS147)、8线3线(如74LS148)。4.1.2 4.1.2 集成编

5、码器及其应用集成编码器及其应用 174LS148 74LS148优先编码器（a）符号图；(b)管脚图集成集成3 3位二进制优先编码器位二进制优先编码器7474LS148LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效2.编码器的应用编码器的应用 74LS148编码器的应用是非常广泛的。例如：常用计算机键盘的内部就是一个字符编码器，它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。还可以用

6、74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。4.2 译码器译码器 4.2.1 4.2.1 译码器译码器译码器译码器4.2.2 4.2.2 集成译码器集成译码器集成译码器集成译码器4.2.3 4.2.3 含有译码器的组合电路的分析与设计含有译码器的组合电路的分析与设计含有译码器的组合电路的分析与设计含有译码器的组合电路的分析与设计退出退出退出退出4.2.1 4.2.1 译码器译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码

7、器。译码器可分为变量译码器和显示译码器。常用的译码器电路有二进制译码器、二十进制译码器和显示译码器等。变量译码器有二进制译码器和非二进制译码器。显示译码器按显示材料分为荧光、发光二极管译码器、液晶显示译码器；按显示内容分为文字、数字、符号译码器。4.2.2 4.2.2 集成译码器集成译码器1二进制译码器二进制译码器(a)符号图 (b)管脚图 集成二进制译码器集成二进制译码器74LS138:74LS138真值表真值表:输 入 输 出E1 A2 A1 A0 10 1 01 01 01 01 01 01 01 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111

8、1 1 1 1 1 11 1 1 1 1 1 1 111 1 1 1 1 1 01 1 1 1 1 1 0 111 1 1 1 0 1 11 1 1 1 0 1 1 111 1 0 1 1 1 11 1 0 1 1 1 1 110 1 1 1 1 1 10 1 1 1 1 1 1 1输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效 74LS138能译出三个输入变量的全部状态。该译码器设置了E1，E2A，E2B三个使能输入端,当E1为1且E2A和E2B均为0时,译码器处于工作状态，否则译码器不工作。由译码器功能表可知，当E1接+5V,E2A和E2B接地时。得到对应个输入端的输

9、出Y：2二二十进制译码器十进制译码器74LS42二-十进制译码器(a)符号图;（b）管脚图74LS42二二十进制译码器功能表十进制译码器功能表 输 入 输 出 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 111 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1

10、1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1输出为低电平有效输出为低电平有效 3显示译码器显示译码器 半导体七段显示器半导体七段显示器 LED的两种接法 (a)共阳极 (b)共阴极 七段数码管显示字型 74LS48的管脚排列图(a)符号图 (b)管脚图集成显示译码器集成显示译码器74LS48功功能能表表辅助端功能辅助端功能4.2.3 4.2.3 含有译码器的组合电路的分析与设计含有译码器的组合电路的分析与设计 例例例例4-14-14-14-1：分析图示电路，写出F1的表达式，并判断该电路的功能。1含有译码器的组合电路分

11、析含有译码器的组合电路分析由于译码器输出端 1 2 写成最小项表达式分别对应，则可得：3 写出真值表 4 电路的逻辑功能电路的逻辑功能当A、B、C三变量中为1的个数为奇数时，输出，否则，故图示电路为三变量判奇电路。2含有译码器的组合电路设计含有译码器的组合电路设计 例例例例4-2:4-2:4-2:4-2:用一个3线-8线译码器实现函数 由译码器功能表可知，当E1接+5V,E2A和E2B接地时。得到对应个输入端的输出Y：将输入变量A、B、C分别代替A2、A1、A0,用3线-8线译码器再加上一个与非门就可实现函数Y。4.3 数据选择器数据选择器4.3.1 4.3.1 数据选择器数据选择器数据选择器

12、数据选择器 4.3.2 4.3.2 集成数据选择器集成数据选择器集成数据选择器集成数据选择器 4.3.3 4.3.3 含有数据选择器的组合电路的分析与设计含有数据选择器的组合电路的分析与设计含有数据选择器的组合电路的分析与设计含有数据选择器的组合电路的分析与设计 退出退出退出退出4.3.1 4.3.1 数据选择器数据选择器 数据选择器按要求从多路输入选择一路输出，其功能类似于单刀多掷开关，故又称为多路开关。其功能如图所示。它有n个选择输入端（也称为地址输入端），2n个数据输入端，1个数据输出端。(a)数据选择器逻辑符号；(b)单刀开关比拟数据选择器 四选一数据选择器(a)逻辑图；(b)符号图

13、4选选1数据选择器数据选择器真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。4.3.2 4.3.2 集成数据选择器集成数据选择器 74LS151数据选择器（a）符号图;(b)管脚图集成集成8选选1数据选择器数据选择器74LS15174LS151的的真真值值表表4.3.3 4.3.3 含有数据选择器的组合电路的分析与设计含有数据选择器的组合电路的分析与设计 1含有数据选择器的组合电路的分析含有数据选择器的组合电路的分析 方法:只需将Ai、Di对应的输入变量或数值代入相应的数据选择器输出表达式即可。例例例例4-3:4-3:4-3:4-3:分析图示

14、电路。A，B，C，Di分别代入八选一数据选择器输出表达式（a）图中图中:写出真值表三变量多数表决器 电路的逻辑功能电路的逻辑功能 1 2 3 （b）图中图中:同理可得即：二变量异或门电路 2含有数据选择器的组合电路的设计含有数据选择器的组合电路的设计数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。例例例例4-4:4-4:4-4:4-4:（1）公式法）公式法选用八

15、选一数据选择器 比较F和Y，得：三变量多数表决器真值表及八选一数据选择器功能如下表 所示。A2 A 1 A0FY0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 100010111D0D1D2D3D4D5D6D7用数据选择器实现三变量多数表决器。选用四选一数据选择器 三变量多数表决器的最小项表达式：4选1数据选择器输出信号的表达式：比较F和F，得：例4-4电路连接图(a)八选一连接电路；(b)四选一连接电路 所得电路连接图如下所示：（2）卡诺图法）卡诺图法 A2A1 A000011110 00010 10111D0D1D3D2求求Di的的方法方法4.4

16、 半加器与全加器半加器与全加器4.4.1 4.4.1 半加器半加器半加器半加器 4.4.2 4.4.2 全加器全加器全加器全加器 4.4.3 4.4.3 多位加法器多位加法器多位加法器多位加法器 退出退出退出退出4.4.1 4.4.1 半加器半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位4.4.2 4.4.2 全加器全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的真值表全加器的真值表全加器

17、的逻辑表达式全加器的逻辑表达式全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号4.4.3 4.4.3 多位加法器多位加法器 多位数相加时，要考虑进位,进位的方式有串行进位和超前进位两种。可以采用全加器并行相加串行进位的方式来完成。在此基础上，采用超前进位技术及片间超前进位技术可进一步提高多片级联的运算速度。目前已有 74LS283、74LS183等四位加法器集成电路供应市场需求。下图是一个四位串行进位加法器。4.5.1 4.5.1 编码器的扩展编码器的扩展编码器的扩展编码器的扩展 4.5.2 4.5.2 译码器的译码器的译码器的译码器的扩展扩展扩展扩展 4.5.3 4.5.3 数据选择器的扩展

18、数据选择器的扩展数据选择器的扩展数据选择器的扩展 退出退出退出退出4.5 集成组合电路的扩展集成组合电路的扩展 4.5.1 4.5.1 编码器的扩展编码器的扩展16线线-4线优先编码器线优先编码器集成集成3 3位二进制优先编码器位二进制优先编码器7474LS148LS148的级联的级联4.5.2 4.5.2 译码器的扩展译码器的扩展4线线-16线译码器线译码器7474LS138LS138的级联的级联译码输入译码输出4.5.3 4.5.3 数据选择器的扩展数据选择器的扩展 集成八选一数据选择器集成八选一数据选择器7474LS151LS151的级联的级联A3=0时，低位片74LS151工作，选择数

19、据D0D7输出；A3=1时，高位片74LS151工作，选择数据D8D15输出。本章小结集成电路按照集成规模的不同，分为小规模、中规模和大规模等类型。编码器、译码器、数据选择器、加法器等是常用的中规模组合逻辑集成电路。为增加使用灵活性且便于功能扩展，这类中规模集成电路大多数都设置了附加的控制端（或称使能端、选通输入端、片选端等）。这些控制端既可用于控制电路的状态（工作或禁止），又可作为输出信号的选通输入端，还能用作输入信号的一个输入端以扩展电路功能。合理运用这些控制端能最大限度地发挥电路的潜力。此外灵活运用这些器件还可设计完成任何其他逻辑功能组合电路。设计组合逻辑电路时应尽量选用集成电路。通过本章的学习，要掌握查集成电路参数的方法，掌握好本章介绍的各种中规模集成电路的功能，并会使用集成电路组成实用系统。