第集成电路制造工艺.pptx

《第集成电路制造工艺.pptx》由会员分享，可在线阅读，更多相关《第集成电路制造工艺.pptx（55页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1第第 集成电路集成电路(jchng-dinl)制造工艺制造工艺第一页，共55页。2023/2/822.2.代客户加工（代工代客户加工（代工代客户加工（代工代客户加工（代工(di(di nn)）方式）方式）方式）方式n n芯片设计单位和工艺制造单位芯片设计单位和工艺制造单位的分离，即芯片设计单位可以的分离，即芯片设计单位可以不拥有生产线而存在和发展，不拥有生产线而存在和发展，而芯片制造单位致力于工艺实而芯片制造单位致力于工艺实现，即代客户加工（简称代工）现，即代客户加工（简称代工）方式。方式。n n代工方式已成为集成电路技术代工方式已成为集成电路技术发展的一个重要发展的一个重要(zhng

2、yo)特征。特征。引言引言(ynyn)第2页/共54页第1页/共54页第二页，共55页。2023/2/833.PDK3.PDK文件文件文件文件(wnjin)(wnjin)n n首先，代工单位将经过前期开发确定的一套工艺首先，代工单位将经过前期开发确定的一套工艺设计文件设计文件PDKPDK（Pocess Design Kits)Pocess Design Kits)通过因特网传通过因特网传送给设计单位。送给设计单位。n nPDKPDK文件包括：工艺电路模拟用的器件的文件包括：工艺电路模拟用的器件的SPICESPICE参数，版图设计用的层次定义，设计规则参数，版图设计用的层次定义，设计规则(guz

3、)(guz)，晶体管、电阻、电容等元件和通孔，晶体管、电阻、电容等元件和通孔（VIAVIA）、焊盘等基本结构的版图，与设计工具）、焊盘等基本结构的版图，与设计工具关联的设计规则关联的设计规则(guz)(guz)检查（检查（DRCDRC）、参数提）、参数提取（取（EXTEXT）和版图电路对照（）和版图电路对照（LVSLVS）用的文件。）用的文件。引言引言(ynyn)第3页/共54页第2页/共54页第三页，共55页。2023/2/844.4.电路设计和电路仿真电路设计和电路仿真电路设计和电路仿真电路设计和电路仿真n n设计单位根据研究项目提出的技术指标，在自己设计单位根据研究项目提出的技术指标，在

4、自己设计单位根据研究项目提出的技术指标，在自己设计单位根据研究项目提出的技术指标，在自己掌握的电路与系统知识的基础上，利用掌握的电路与系统知识的基础上，利用掌握的电路与系统知识的基础上，利用掌握的电路与系统知识的基础上，利用PDKPDK提提提提供的工艺数据和供的工艺数据和供的工艺数据和供的工艺数据和CAD/EDACAD/EDA工具，进行电路设计、工具，进行电路设计、工具，进行电路设计、工具，进行电路设计、电路仿真（或称模拟）和优化、版图设计、设电路仿真（或称模拟）和优化、版图设计、设电路仿真（或称模拟）和优化、版图设计、设电路仿真（或称模拟）和优化、版图设计、设计规则检查计规则检查计规则检查计

5、规则检查DRCDRC、参数提取、参数提取、参数提取、参数提取(tq(tq)和版图电路和版图电路和版图电路和版图电路图对照图对照图对照图对照LVSLVS，最终生成通常称之为，最终生成通常称之为，最终生成通常称之为，最终生成通常称之为GDS-GDS-格式格式格式格式的版图文件。再通过因特网传送到代工单位。的版图文件。再通过因特网传送到代工单位。的版图文件。再通过因特网传送到代工单位。的版图文件。再通过因特网传送到代工单位。引言引言(ynyn)第4页/共54页第3页/共54页第四页，共55页。2023/2/855.5.掩模与流片掩模与流片掩模与流片掩模与流片n n代工单位根据代工单位根据代工单位根据

6、代工单位根据(gnj)(gnj)设计单位提供的设计单位提供的设计单位提供的设计单位提供的GDS-GDS-格式格式格式格式的版图数据，首先制作掩模（的版图数据，首先制作掩模（的版图数据，首先制作掩模（的版图数据，首先制作掩模（MaskMask），将版图数据），将版图数据），将版图数据），将版图数据定义的图形固化到铬板等材料的一套掩模上。定义的图形固化到铬板等材料的一套掩模上。定义的图形固化到铬板等材料的一套掩模上。定义的图形固化到铬板等材料的一套掩模上。n n一张掩模一方面对应于版图设计中的一层的图形，一张掩模一方面对应于版图设计中的一层的图形，一张掩模一方面对应于版图设计中的一层的图形，一张掩

7、模一方面对应于版图设计中的一层的图形，另一方面对应于芯片制作中的一道或多道工艺。另一方面对应于芯片制作中的一道或多道工艺。另一方面对应于芯片制作中的一道或多道工艺。另一方面对应于芯片制作中的一道或多道工艺。n n在一张张掩模的参与下，工艺工程师完成芯片的流在一张张掩模的参与下，工艺工程师完成芯片的流在一张张掩模的参与下，工艺工程师完成芯片的流在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序的固化水式加工，将版图数据定义的图形最终有序的固化水式加工，将版图数据定义的图形最终有序的固化水式加工，将版图数据定义的图形最终有序的固化到芯片上。这一过程通常简称为到芯片上

8、。这一过程通常简称为到芯片上。这一过程通常简称为到芯片上。这一过程通常简称为“流片流片流片流片”。引言引言(ynyn)第5页/共54页第4页/共54页第五页，共55页。2023/2/86n n代工（代工（FoundryFoundry）厂家很多，）厂家很多，如：如：n n无锡上华（无锡上华（0.6/0.5 0.6/0.5 mCOSmCOS和和4 4 mBiCMOSmBiCMOS工艺工艺(gngy)(gngy)n n上海先进半导体公司上海先进半导体公司(1(1 mCOSmCOS工艺工艺(gngy)(gngy)n n首钢首钢NEC(1.2/0.18 NEC(1.2/0.18 mCOSmCOS工工艺艺

9、(gngy)(gngy)n n上海华虹上海华虹NEC(0.35 NEC(0.35 mCOSmCOS工工艺艺(gngy)(gngy)n n上海中芯国际上海中芯国际(8(8英寸晶圆英寸晶圆0.25/0.18 0.25/0.18 mCOSmCOS工艺工艺(gngy)(gngy)引言引言(ynyn)6.6.代工代工代工代工(di(di nn)工艺工艺工艺工艺第6页/共54页第5页/共54页第六页，共55页。2023/2/87n n宏力 8英寸晶圆0.25/0.18 mCMOS工艺n n华虹 NEC 8英寸晶圆0.25mCMOS工艺n n台积电(TSMC)在松江筹建 8英寸晶圆0.18 mCMOS工艺n

10、 n联华(lin hu)(UMC)在苏州筹建 8英寸晶圆0.18 mCMOS工艺等等。引言引言(ynyn)7.7.在建在建在建在建(zi jin)(zi jin)、筹建半导体厂家、筹建半导体厂家、筹建半导体厂家、筹建半导体厂家第7页/共54页第6页/共54页第七页，共55页。2023/2/888.8.境外代工厂家一览表境外代工厂家一览表境外代工厂家一览表境外代工厂家一览表第8页/共54页第7页/共54页第八页，共55页。2023/2/89n nF&F(Fabless and Foundry)F&F(Fabless and Foundry)模式模式n n工业发达国家通过组织无生产线工业发达国家通

11、过组织无生产线ICIC设计的芯片计划设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术来促进集成电路设计的专业发展、人才培养、技术研究研究(ynji)(ynji)和中小企业产品开发，而取得成效。和中小企业产品开发，而取得成效。n n这种芯片工程通常由大学或研究这种芯片工程通常由大学或研究(ynji)(ynji)所作为龙头单所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究的工艺实现，性能测试和封装。大学教师、研究(ynji)(ynji)生、研究生、研究(ynji)(ynji)机构、中小企业作为工

12、程受益机构、中小企业作为工程受益群体，自愿参加，并付一定费用。群体，自愿参加，并付一定费用。引言引言(ynyn)9.9.芯片工程与多项目芯片工程与多项目芯片工程与多项目芯片工程与多项目(xingm)(xingm)晶圆计划晶圆计划晶圆计划晶圆计划第9页/共54页第8页/共54页第九页，共55页。2023/2/810n nF&F(Fabless and Foundry)F&F(Fabless and Foundry)模式模式n n工业发达国家通过组织无生产线工业发达国家通过组织无生产线ICIC设计的芯设计的芯片计划来促进集成电路设计的专业发展、人片计划来促进集成电路设计的专业发展、人才培养、技术研

13、究和中小企业产品开发，而才培养、技术研究和中小企业产品开发，而取得成效。取得成效。n n这种芯片工程通常由大学或研究所作为龙头这种芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导单位负责人员培训、技术指导(zh(zh d d o)o)、版图、版图汇总、组织芯片的工艺实现，性能测试和封汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究生、研究机构、中小企装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定业作为工程受益群体，自愿参加，并付一定费用。费用。引言引言(ynyn)9.9.芯片芯片芯片芯片(xn pin)(xn pin)工程与多项目晶圆计划工程与

14、多项目晶圆计划工程与多项目晶圆计划工程与多项目晶圆计划第10页/共54页第9页/共54页第十页，共55页。2023/2/811n n多项目晶圆多项目晶圆多项目晶圆多项目晶圆MPWMPWMPWMPW（multi-project wafer)multi-project wafer)multi-project wafer)multi-project wafer)技术服务技术服务技术服务技术服务(fw)(fw)(fw)(fw)是一种国际科研和大学计划的流行方式。是一种国际科研和大学计划的流行方式。是一种国际科研和大学计划的流行方式。是一种国际科研和大学计划的流行方式。n nMPWMPWMPWMPW技术

15、把几到几十种工艺上兼容的芯片拼装到一技术把几到几十种工艺上兼容的芯片拼装到一技术把几到几十种工艺上兼容的芯片拼装到一技术把几到几十种工艺上兼容的芯片拼装到一个宏芯片（个宏芯片（个宏芯片（个宏芯片（Macro-ChipMacro-ChipMacro-ChipMacro-Chip）上然后以步进的方式排列）上然后以步进的方式排列）上然后以步进的方式排列）上然后以步进的方式排列到一到多个晶圆上，制版和硅片加工费用由几十种到一到多个晶圆上，制版和硅片加工费用由几十种到一到多个晶圆上，制版和硅片加工费用由几十种到一到多个晶圆上，制版和硅片加工费用由几十种芯片分担，极大地降低芯片研制成本，在一个晶圆芯片分担

16、，极大地降低芯片研制成本，在一个晶圆芯片分担，极大地降低芯片研制成本，在一个晶圆芯片分担，极大地降低芯片研制成本，在一个晶圆上可以通过变换版图数据交替布置多种宏芯片。上可以通过变换版图数据交替布置多种宏芯片。上可以通过变换版图数据交替布置多种宏芯片。上可以通过变换版图数据交替布置多种宏芯片。引言引言(ynyn)9.9.芯片芯片芯片芯片(xn pin)(xn pin)工程与多项目晶圆计划工程与多项目晶圆计划工程与多项目晶圆计划工程与多项目晶圆计划第11页/共54页第10页/共54页第十一页，共55页。2023/2/812代工代工代工代工(di(di nn)单位与其他单位关系图单位与其他单位关系图

17、单位与其他单位关系图单位与其他单位关系图第11页/共54页第十二页，共55页。2023/2/813集成电路制造工艺集成电路制造工艺(gngy)分类分类1.双极型工艺双极型工艺(gngy)（bipolar）2.MOS工艺工艺(gngy)3.BiMOS工艺工艺(gngy)第12页/共54页第十三页，共55页。2023/2/8141-1 双极集成电路双极集成电路(jchng-dinl)典型的典型的PN结隔离工艺结隔离工艺第13页/共54页第十四页，共55页。2023/2/815 思考题思考题1.需要几块光刻掩膜版需要几块光刻掩膜版(mask)?2.每块掩膜版的作用是什么每块掩膜版的作用是什么(shn

18、 me)？3.器件之间是如何隔离的？器件之间是如何隔离的？4.器件的电极是如何引出的？器件的电极是如何引出的？5.埋层的作用？埋层的作用？第14页/共54页第十五页，共55页。2023/2/816 双极集成电路的基本制造(zhzo)工艺，可以粗略的分为两类：一类为在元器件间要做隔离区。隔离的方法有多种，如PN结隔离，全介质隔离及PN结-介质混合隔离等。另一类为器件间的自然隔离。本节介绍PN结隔离工艺。第15页/共54页第十六页，共55页。2023/2/8171.1.1 1.1.1 工艺流程工艺流程工艺流程工艺流程(n y li chn)(n y li chn)P-Sub衬底准备衬底准备(zhn

19、bi)（P型）型）光刻光刻n+埋层区埋层区氧化氧化(ynghu)n+埋层区注入埋层区注入清洁表面清洁表面第16页/共54页第十七页，共55页。2023/2/818P-Sub1.1.1 1.1.1 工艺流程工艺流程工艺流程工艺流程(n y li chn)(n y li chn)（续（续（续（续1 1）生长生长(shngzhng)n-外延外延隔离隔离(gl)氧化氧化光刻光刻p+隔离区隔离区p+隔离注入隔离注入 p+隔离推进隔离推进N+N+N-N-第17页/共54页第十八页，共55页。2023/2/8191.1.1 1.1.1 工艺流程工艺流程工艺流程工艺流程(n y li chn)(n y li

20、chn)（续（续（续（续2 2）光刻硼扩散光刻硼扩散(kusn)区区P-SubN+N+N-N-P+P+P+硼扩散硼扩散(kusn)氧化氧化第18页/共54页第十九页，共55页。2023/2/8201.1.1 1.1.1 工艺流程工艺流程工艺流程工艺流程(n y li chn)(n y li chn)（续（续（续（续3 3）光刻磷扩散光刻磷扩散(kusn)区区磷扩散磷扩散(kusn)氧化氧化P-SubN+N+N-N-P+P+P+PP第19页/共54页第二十页，共55页。2023/2/8211.1.1 1.1.1 工艺流程工艺流程工艺流程工艺流程(n y li chn)(n y li chn)（续

21、（续（续（续4 4）光刻引线光刻引线(ynxin)孔孔清洁清洁(qngji)表面表面P-SubN+N+N-N-P+P+P+PP第20页/共54页第二十一页，共55页。2023/2/8221.1.1 1.1.1 工艺流程工艺流程工艺流程工艺流程(n y li chn)(n y li chn)（续（续（续（续5 5）蒸镀金蒸镀金(d jn)属属反刻金属反刻金属(jnsh)P-SubN+N+N-N-P+P+P+PP第21页/共54页第二十二页，共55页。2023/2/8231.1.1 1.1.1 工艺流程工艺流程工艺流程工艺流程(n y li chn)(n y li chn)（续（续（续（续6 6）

22、钝化钝化(dn hu)P-SubN+N+N-N-P+P+P+PP光刻钝化光刻钝化(dn hu)窗口窗口后工序后工序第22页/共54页第二十三页，共55页。2023/2/8241.1.2 1.1.2 光刻掩膜版汇总光刻掩膜版汇总光刻掩膜版汇总光刻掩膜版汇总(huzng)(huzng)埋层区埋层区隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区引线引线(ynxin)孔孔金属金属(jnsh)连连线线钝化窗口钝化窗口GND Vi Vo VDDTR第23页/共54页第二十四页，共55页。2023/2/8251.1.3 1.1.3 外延层电极外延层电极外延层电极外延层电极(dinj)(dinj)的引出的引出的引出的引

23、出欧姆接触电极：金属与参杂浓度较低的外延层相欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加因此，外延层电极引出处应增加(zngji)浓扩散。浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB第24页/共54页第二十五页，共55页。2023/2/8261.1.4 1.1.4 埋层的作用埋层的作用埋层的作用埋层的作用(zuyng)(zuyng)1.减小串联电阻减小串联电阻(dinz)（集成电路中的各个电极（

24、集成电路中的各个电极均从上表面引出，外延层电阻均从上表面引出，外延层电阻(dinz)率较大且路率较大且路径较长。径较长。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB2.减小寄生减小寄生pnp晶体管的影响晶体管的影响(yngxing)（第二（第二章介绍）章介绍）第25页/共54页第二十六页，共55页。2023/2/8271.1.5 1.1.5 隔离隔离隔离隔离(gl)(gl)的实现的实现的实现的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连型衬底连通。因此，将通。因此，将n型外延层分割成若

25、干个型外延层分割成若干个“岛岛”。2.P+隔离接电路隔离接电路(dinl)最低电位，使最低电位，使“岛岛”与与“岛岛”之间形成两个背靠背的反偏二极管。之间形成两个背靠背的反偏二极管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epiPPN+N+N+N+CECEBB钝化层钝化层第26页/共54页第二十七页，共55页。2023/2/8281.1.6 1.1.6 作业作业作业作业(zuy)(zuy)1 描述描述PN结隔离双极工艺的流程及光刻掩结隔离双极工艺的流程及光刻

26、掩膜版的作用；膜版的作用；2 说明埋层的作用。说明埋层的作用。注：下次注：下次(xi c)上课时需要交前一次课的上课时需要交前一次课的作业，做为平时成绩的一部分。不能代交！作业，做为平时成绩的一部分。不能代交！第27页/共54页第二十八页，共55页。2023/2/8291.2 N阱硅栅阱硅栅CMOS集集成电路制造成电路制造(zhzo)工工艺艺第28页/共54页第二十九页，共55页。2023/2/830 思考题思考题思考题思考题1.需要需要(xyo)几块光刻掩膜版？各自的作用是什几块光刻掩膜版？各自的作用是什么？么？2.什么是局部氧化（什么是局部氧化（LOCOS)？（Local Oxidatio

27、n of Silicon)3.什么是硅栅自对准什么是硅栅自对准(Self Aligned)？4.N阱的作用是什么？阱的作用是什么？5.NMOS和和PMOS的源漏如何形成的？的源漏如何形成的？第29页/共54页第三十页，共55页。2023/2/8311.2.1 1.2.1 主要工艺流程主要工艺流程主要工艺流程主要工艺流程(n y li chn)(n y li chn)1.1.衬底准备衬底准备衬底准备衬底准备P P+/P/P外延片外延片P P型单晶片型单晶片第30页/共54页第三十一页，共55页。2023/2/832P-Sub1.2.1 1.2.1 主要主要主要主要(zhyo)(zhyo)工艺流程

28、工艺流程工艺流程工艺流程 2.2.氧化、光刻氧化、光刻氧化、光刻氧化、光刻N-N-阱阱阱阱(nwell)(nwell)第31页/共54页第三十二页，共55页。2023/2/8331.2.1 1.2.1 主要工艺流程主要工艺流程主要工艺流程主要工艺流程(n y li chn)(n y li chn)3.N-3.N-阱注入，阱注入，阱注入，阱注入，N-N-阱推进阱推进阱推进阱推进,退火，清洁表面退火，清洁表面退火，清洁表面退火，清洁表面N阱P-Sub第32页/共54页第三十三页，共55页。2023/2/834P-SubN阱1.2.1 1.2.1 主要主要主要主要(zhyo)(zhyo)工艺流程工艺

29、流程工艺流程工艺流程 4.4.长薄氧、长氮化硅、光刻场区长薄氧、长氮化硅、光刻场区长薄氧、长氮化硅、光刻场区长薄氧、长氮化硅、光刻场区(active(active反版反版反版反版)第33页/共54页第三十四页，共55页。2023/2/835P-Sub1.2.1 1.2.1 主要主要主要主要(zhyo)(zhyo)工艺流程工艺流程工艺流程工艺流程 5.5.场区氧化（场区氧化（场区氧化（场区氧化（LOCOSLOCOS）,清洁表面清洁表面清洁表面清洁表面(场区氧化前可做场区氧化前可做场区氧化前可做场区氧化前可做N N管场区注入和管场区注入和管场区注入和管场区注入和P P管场区注入）管场区注入）管场区

30、注入）管场区注入）第34页/共54页第三十五页，共55页。2023/2/836P-Sub1.2.1 1.2.1 主要工艺流程主要工艺流程主要工艺流程主要工艺流程(n y li chn)(n y li chn)6.6.栅氧化栅氧化栅氧化栅氧化,淀积多晶硅，反刻多晶淀积多晶硅，反刻多晶淀积多晶硅，反刻多晶淀积多晶硅，反刻多晶 （polysiliconpoly)polysiliconpoly)第35页/共54页第三十六页，共55页。2023/2/8371.2.1 1.2.1 主要工艺流程主要工艺流程主要工艺流程主要工艺流程 7.P+active 7.P+active注入注入注入注入(zh r)(zh

31、 r)（PplusPplus）（）（）（）（硅硅硅硅栅自对准）栅自对准）栅自对准）栅自对准）P-SubP-SubP-Sub第36页/共54页第三十七页，共55页。2023/2/8381.2.1 1.2.1 主要工艺流程主要工艺流程主要工艺流程主要工艺流程 8.N+active 8.N+active注入注入注入注入(zh r)(zh r)（Nplus PplusNplus Pplus反反反反版）版）版）版）（硅栅自对准）硅栅自对准）硅栅自对准）硅栅自对准）P-SubP-SubP-Sub第37页/共54页第三十八页，共55页。2023/2/8391.2.1 1.2.1 主要工艺流程主要工艺流程主要

32、工艺流程主要工艺流程 9.9.淀积淀积淀积淀积BPSGBPSG，光刻接触，光刻接触，光刻接触，光刻接触(jich)(jich)孔孔孔孔(contact)(contact)，回流，回流，回流，回流P-SubP-Sub第38页/共54页第三十九页，共55页。2023/2/8401.2.1 1.2.1 主要工艺流程主要工艺流程主要工艺流程主要工艺流程(n y li chn)(n y li chn)10.10.蒸镀金属蒸镀金属蒸镀金属蒸镀金属1 1，反刻金属，反刻金属，反刻金属，反刻金属1 1（metal1)metal1)P-Sub第39页/共54页第四十页，共55页。2023/2/8411.2.1

33、1.2.1 主要工艺流程主要工艺流程主要工艺流程主要工艺流程 11.11.绝缘介质绝缘介质绝缘介质绝缘介质(jizh)(jizh)淀积，平整化，光刻通淀积，平整化，光刻通淀积，平整化，光刻通淀积，平整化，光刻通孔孔孔孔(via)(via)P-SubP-Sub第40页/共54页第四十一页，共55页。2023/2/8421.2.1 1.2.1 主要主要主要主要(zhyo)(zhyo)工艺流程工艺流程工艺流程工艺流程 12.12.蒸镀金属蒸镀金属蒸镀金属蒸镀金属2 2，反刻金属，反刻金属，反刻金属，反刻金属2 2（metal2)metal2)P-Sub第41页/共54页第四十二页，共55页。2023

34、/2/8431.2.1 1.2.1 主要主要主要主要(zhyo)(zhyo)工艺流程工艺流程工艺流程工艺流程13.13.钝化层淀积，平整化，光刻钝化窗孔钝化层淀积，平整化，光刻钝化窗孔钝化层淀积，平整化，光刻钝化窗孔钝化层淀积，平整化，光刻钝化窗孔(pad)(pad)P-Sub第42页/共54页第四十三页，共55页。2023/2/8441.2.2 1.2.2 光刻掩膜版简图汇总光刻掩膜版简图汇总光刻掩膜版简图汇总光刻掩膜版简图汇总(huzng)(huzng)N阱阱有源区有源区多晶多晶 PplusNplus接触接触(jich)孔孔金属金属(jnsh)1通孔通孔金属金属2PAD第43页/共54页第

35、四十四页，共55页。2023/2/8451.2.3 1.2.3 局部局部局部局部(jb)(jb)氧化的作用氧化的作用氧化的作用氧化的作用2.减缓减缓(jin hun)表面台阶表面台阶3.减小表面减小表面(biomin)漏电流漏电流P-SubN-阱阱1.提高场区阈值电压提高场区阈值电压第44页/共54页第四十五页，共55页。2023/2/8461.2.4 1.2.4 硅栅自对准硅栅自对准硅栅自对准硅栅自对准(du zhn)(du zhn)的作用的作用的作用的作用 在硅栅形成后，利用硅栅的遮蔽作用在硅栅形成后，利用硅栅的遮蔽作用(zuyng)来形成来形成MOS管的沟道区，使管的沟道区，使MOS管管

36、的沟道尺寸更精确，寄生电容更小。的沟道尺寸更精确，寄生电容更小。P-SubN-阱阱第45页/共54页第四十六页，共55页。2023/2/8471.2.5 MOS1.2.5 MOS管衬底电极管衬底电极管衬底电极管衬底电极(dinj)(dinj)的引的引的引的引出出出出 NMOS管和管和PMOS管的衬底电极都从管的衬底电极都从上表面引出，由于上表面引出，由于P-Sub和和N阱的参杂浓度阱的参杂浓度都较低，为了都较低，为了(wi le)避免整流接触，电极避免整流接触，电极引出处必须有浓参杂区。引出处必须有浓参杂区。P-SubN-阱阱第46页/共54页第四十七页，共55页。2023/2/8481.2.

37、6 1.2.6 作业作业作业作业(zuy)(zuy)1.阐述阐述N阱硅栅阱硅栅CMOS集成电路制造工艺集成电路制造工艺的主要的主要(zhyo)流程，说明流程中需要流程，说明流程中需要哪些光刻掩膜版及其作用。哪些光刻掩膜版及其作用。2.何为硅栅自对准？何为硅栅自对准？第47页/共54页第四十八页，共55页。2023/2/8491.3其它其它(qt)集成电路制造集成电路制造工艺简介工艺简介第48页/共54页第四十九页，共55页。2023/2/8501.3.1 1.3.1 双层多晶、多层金属双层多晶、多层金属双层多晶、多层金属双层多晶、多层金属(jnsh(jnsh)CMOS)CMOS工工工工艺艺艺艺

38、双层多晶：易做多晶电容、多晶电阻、叠栅双层多晶：易做多晶电容、多晶电阻、叠栅MOS器件，适合器件，适合CMOS数数/模混合模混合(hnh)电路、电路、EEPROM等等多层金属：便于布线，连线多层金属：便于布线，连线(lin xin)短，连短，连线线(lin xin)占面积小，适合大规模、高速占面积小，适合大规模、高速CMOS电路电路第49页/共54页第五十页，共55页。2023/2/8511.3.2 1.3.2 双极型模拟集成电路双极型模拟集成电路双极型模拟集成电路双极型模拟集成电路(jchng-dinl)(jchng-dinl)工艺工艺工艺工艺磷穿透扩散：减小串联磷穿透扩散：减小串联(chu

39、nlin)电电阻阻离子注入：精确控制参杂浓度和结深离子注入：精确控制参杂浓度和结深BP-SubN+埋层埋层SiO2光刻胶光刻胶P+P+P+PPN+N+N+N+CECEBB第50页/共54页第五十一页，共55页。2023/2/8521.3.3 Bi CMOS1.3.3 Bi CMOS工艺工艺工艺工艺(gngy)(gngy)双极工艺器件的特点是速度高、驱动能力强，但功耗大、集成度低；而CMOS工艺制造的器件功耗小、集成度高，但速度低、驱动能力差。在既要求高集成度又要求高速的领域中可以(ky)采用二者的结合（即Bi CMOS工艺），发挥各自的优点。第51页/共54页第五十二页，共55页。2023/2

40、/853 双极型工艺与双极型工艺与MOS工艺相结合，双极工艺相结合，双极型器件型器件(qjin)与与MOS型器件型器件(qjin)共存，共存，适合数适合数/模电路。模电路。1.以双极型工艺为基础的以双极型工艺为基础的Bi-MOS工艺工艺2.以以CMOS工艺为基础的工艺为基础的Bi-MOS工艺工艺第52页/共54页第五十三页，共55页。2023/2/854 B E C NMOS PMOS N+N+N+N+P+P+P阱阱 P阱阱 N-SUB纵向纵向NPN以以P阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS器件剖面器件剖面 B E C PMOS NMOS P-SUB纵向纵向NPN P N阱阱 N+N+P+P+N+N+N阱阱 以以N阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS器件剖面器件剖面NPN的集电极接的集电极接衬底衬底第53页/共54页第五十四页，共55页。2023/2/855感谢您的观看感谢您的观看(gunkn)！第54页/共54页第五十五页，共55页。