《思考题与习题5-答案.pdf》由会员分享,可在线阅读,更多相关《思考题与习题5-答案.pdf(15页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、思考题与习题思考题与习题 5 55-1 填空:1(79.75)10=(10011111001111.1111)2=(4F4F.C C)16=(0111100101111001.0111010101110101)8421BCD。2(11011011.01)2=(DBDB.4 4)16=(219219.2525)10=(0010 0001 11000010 0001 1100.0010 10000010 1000)5421BCD。3(1A.2)16=(2626.125125)10=(0101 10010101 1001.0100 0101 10000100 0101 1000)余3码。4(3.39
2、)10=(1111.011011)2,要求转换结果的绝对误差小于(0.02)10。5二进制码 11000 可以是自然数(2424)10,也可以是(8 8)10的补码。6(0 0.01010101)2的 8 位二进制补码分别是(0 0.01010000101000)、(1 1.10110001011000)。7X原 Y反 Z补(10110100),那么 X、Y、Z 的真值分别为(5252)10、(7575)10、(7676)10。85 位无符 号二进制 数的 取值范 围是(0 0 3131)10,5 位原码的 取值 范围是(1515 1515)10,5 位补码的取值范围是(1616 1515)1
3、0。9某学院对在校学生的学籍卡片进行编码,其工程要求如题5-1 表所示。假设采用二进制编码,请将各项应用和总计所需二进码的位数填入表格。题 5-1 表项 目说 明编码位数入学年份7 7专业4 4本/专科1 1班号2 2序号6 6性别 合计21211 1例:96 年共 14 个同样情况分 4 班 每班 50 人左右101001 个 1 异或结果为1 1,1001 个 0 同或结果为0 0。5-2 判断正误:1AB AB AB。()()2因为A B AB,所以A BC=ABC。3A01A 0。()4使等式A1 A2 A31成立的 A1A2A3取值只有 001、010、100、111。()5假设AB
4、 AC,那么B C。()6假设AB AC,那么B C。()7假设AB AC,且AB AC,那么B C。()8两个表达式不同的逻辑函数一定不相等。9任意两个不同的最小项之积恒为0,任意两个不同的最大项之和恒为1。()10正逻辑函数表达式与其负逻辑函数表达式互为对偶式。()5-3 选择:1(2.4)8的 8421BCD 码为 D D 。A、10.1B、010.100C、0010.0100D、0010.010121001 个 X 异或运算的结果为 C C 。A、0B、1C、XD、X3逻辑门输入 A、B 和输出 F 的波形如题 5-3 图 a 所示,它是 D D 的波形。A、与非门B、或非门C、同或门
5、D、异或门4函数F(X,Y,Z)m(0,2,4)和P(X,Y,Z)M(0,2,4)为B逻辑关系。A、恒等B、反演C、对偶D、无关。5F(X,Y,Z)m(1,4,6)(0,5)的反函数表达式为 A 。A、F(X,Y,Z)m(2,3,7)(0,5)B、F(X,Y,Z)M(2,3,7)(0,5)C、F(X,Y,Z)m(0,5)(2,3,7)D、F(X,Y,Z)M(1,4,6)6某 TTL 反相器的延迟时间 tPLH=15ns,tPHL=10ns。该器件输入占空比为 50%的方波时,频率不得高于(B B)。A、20MHzB、30MHzC、40MHzD、50MHz7能实现“线与逻辑功能的门为B B,能用
6、于总线连接的门为A A 。A、TTL 三态门B、OC 门C、与非门D、或非门。8题 5-3 图 b 所示电路,当 E1、E2及 E3波形如下图时,输出 F 的序列是 B B 。A、10101题 5-3 图(b)ABF题 5-3 图(a)B、11011C、01110E1D、11001F1 10 0E10 00 0ENE21 11 1ENE3ENE2E39 CMOS 门的电压和电流的额定值为UOH=4.5V、UOL=0.5V、IOH=100A、IOL=360A,TTL门的电压和电流的额定值为UIH=2V、UIL=0.7V、IIH=10A、IIL=0.18 mA,那么一个CMOS 门的驱动能力是C
7、C 。A、无法驱动TTL门B、只能驱动一个TTL门C、可以驱动两个TTL门D、可以驱动多达 10 个TTL门10TTL与非门多余输入端可以 A A,B B,C C,D D,CMOS或非门多余输入端可以 A A,D D 多项选择。A、经 10k电阻接地B、经 10k电阻接电源C、悬空D、接其它输入端。5-4 直接画出实现逻辑函数F AB B(A C)的门电路,允许反变量输入。解函数和反函数表达式。解F (A B(B C)D)(A BC),F (A B(B C)D)(A BC)。5-6 分别用真值表和表达式变换法证明以下等式1AB AB2(A BC)(A BC)BC解:1AB AB AB AB A
8、B AB2(A BC)(A BC)A(A BC)(BC)(ABC)ABBAC=1&1F&5-5 直接根据对偶规那么和反演规那么,写出函数F ABBC D A(B C)的对偶 A(B C)A(BC)(BC)BC真值表略5-7 列出F AB A(B C)的真值表,写出最小项表达式和最大项表达式的变量形式和简写形式。解先将函数表达式变换成与或式,然后列出真值表5-7 真值表A B CF00000010010001101001101111001111F AB A(BC BC)AB ABC根据真值表分别写出最小项表达式和最大项表达式F(A,B,C)=ABC+ABC+ABC =m(4,5,7)F(A,B,
9、C)=(A+B+C)(A+B+C)(A+B+C)(A+B+C)(A+B+C)=M(0,1,2,3,6)5-8 用代数法化简以下逻辑函数1W (A B)C AB AC BC;2X AC BC BD CD A(B C)ABCD ABDE;3Y A(C D)BCD ACD ABCD ABCD;4Z (A BC)CD(BC)(ABDBC)。解1W BC,2X A BC BD,3Y CD,4Z11W ABCABACBC C AB AC BC C(A B)AC BC BC BC AC AC BC2X AC BC BD CD A(B C)ABCD ABDE=A(C B C BDE)BC BD CD(1 AB
10、)=A BC BD CD=A BC BD3Y A(C D)BCD ACD (ABCD ABCD)A(C D)BCD(ACD ACD)A(C D)A(C D)BCD(CD)BCDCD4Z (A BC)C D(B C)(ABD BC)1 A B D (B C)(ABD BC)CD00011110AB000111101111111115-9 用卡诺图化简以下逻辑函数1F(A,B,C,D)m(1,2,3,4,6,10,12,14),求出最简与或式;解最简与或式为F ABDCDBD2F(A,B,C,D)(BCD)(B C)(A BCD),求最简与或式和最简或与式;解此题待化简的函数是一般或与式,在确定自
11、变量取值与函数值关系、填写卡诺图时,应该根据或与式的特点,看函数值何时为0:任意一个和项为 0 时,函数值就为 0。构成和项的变量全都是 0 时,和项才为 0。由此,可以在卡诺图中填入所有的0。圈 0 得最简或与式为F (A B)(B D)(B C);圈 1 得最简与或式为F B ACD。式;解最简与或式F=AD BCD BCD ABD最简或与式F=(C+D)(A+B+D)(A+B+C)(A+B+C)注意:可以有多种相互等价的圈法,答案不唯一!CD00011110AB000111100000000CD00011110AB000111101111111113,5,14),求最简与或式和最简或与3
12、F(A,B,C,D)=m(1,6,8,10,12,13)(0,4Y(A,B,C)m(2,3,4),且AB0,求最简与或式和最简或与式;解先确定任意项:AB ABAB(0,1,6,7)0有两种不同的圈法,下两式均可,既是最简与或式,也是最简或与式。5Y(A,B,C,D)ABC ABD BCD BCD,且BC00011110A011011或BC00011110A011011Y(A,B,C)A CY(A,B,C)B CABC ABC BCD 0,求最简与或式;解逐项填卡诺图,任意1 项为 1,Y 即为 1。化简得最简与或式为:Y B CD AC AD6F(A,B,C,D)ABCD ABCD ACD,
13、其中C 和 D 不能取相同的值,求最简与或式;解填写卡诺图,画圈,得最简与或式Y AB BD7Z(A,B,C,D)M(1,2,4,5,7,8)(0,10,11,12,13,14,15),求最简或与式,并用或非门实现允许反变量输入;解Z(A C)(BD)(BD)ACBDBDACBDBD1111Z5-10 逻辑函数F(A,B,C,D)=m(0,1,2,8,10,12)(3,7,9,11,13,15)的最简与或式是F=BAC 填空,其中任意项可以写成约束条件表达式为D 选择。A、(3,7,9,11,13,15)0B、F=AD+CDC、m(3,7,9,11,13,15)1D、(A+C)D=05-11
14、有一组合逻辑电路的输入A、B、C 及输出 Z 的波形如题 5-11 图所示。列出真值表,用卡诺图化简法求出最简与或式,并用与非门实现。解真值表如表所示,最简与或式为Z=AC+B=ACB,与非门电路图如下图。真值表A B CZ00010010010101111000101011011111ABCZ题 5-11 图ACB&Z5-12 逻辑函数F(A,B,C,D)AC D ABCD ABCD,约束条件为ABAC0。试用卡诺图化简该函数,并用题5-12 图所示与或非门实现允许反变量输入。解将给定函数写成与或式后填卡诺图,用与或非门实现时,应在卡诺图中圈0,求出最简或与式,再变换表达式,得到最简与或非式
15、。F (A D)(B C)(A D)最简或与式 A D B C A D最简或非式 AD BC AD最简与或非式逻辑门多余输入端置 1,也可以与其它输入端并联。AD1BC1AD1&1F题 5-12 图5-13 逻辑门的输出电平 UOH3.6V、UOL0.4V,输入电平UIH1.4V、UIL1.1V,求该器件的抗干扰容限 UN。解UN=0.7V0.7V。5-14TTL 反相器参数 UIH=3V,UIL=0.3V,UOFF=0.8V,UON=1.8V,求其低电平噪声容限 UNL。解UNL=0.5V0.5V。5-15 某 TTL 反相器的电流参数为 IIH=20A;IIL=1.4mA;IOH=400A
16、;IOL=14mA,求它的扇出系数。解 扇出系数=1010。5-16题5-16图所示电路。假设均为TTL逻辑门,写出其输出函数表达式为;假设均为CMOS 逻辑门,写出输出函数表达式。解ABCEN10kY题 5-16 图假设均为 TTL 逻辑门,Y ABC;假设均为 CMOS 逻辑门,Y ABC。5-17 两个组合电路如题 5-17 图所示,试写出F 和 Y 的输出函数表达式,列出真值表。C CB BA A=1=1&F FENEN1 1ENEN题 5-17 图+U+UCCCCA AB B&C C&R RY YA00001111真值表B CF001011101110001010100111BC A
17、=0时解F ABC ABCBC A=1时Y11101100Y ABBC填写真值表时,不必写成与或式,根据上面的表达式和逻辑运算特征填写即可。5-18 分析题 5-18 图所示电路,求出输出函数表达式,列出真值表,说明其逻辑功能。真值表BC0001101100011011解F ABC题 5-18 图真值表如右表所示;逻辑功能:三变量异或运算,或:三变量同或运算,或:奇数个 1 判别电路。A00001111F011010015-19 分析题 5-19 图所示电路,写出输出函数的最小项表达式,列真值表,并说明功能。解1F1 AB,F2 A B A B AB AB2真值表A0011真值表BF10011
18、0110F20001AB1111111&1题 5-19 图111F1F2113功能:1 位半加器,F1为进位输出,F2为和输出。5-20 某培训班开有微机原理、信息处理、数字通信和网络技术四门课程,如果通过考试,可分别获得 5 分、4 分、3 分和 2 分。假设课程未通过考试,得0 分。至少要获得 9 个学分才可结业。设计一个判断学生能否结业的逻辑电路,用与非门实现。解定义变量 A、B、C、D 分别表示微机原理、信息处理、数字通信和网络技术考试结果,取值为 1 表示通过,0 表示未通过。定义变量 F 表示该生能否结业,1 表示可以结业,0 表示不能结业。用卡诺图化简时,通常可以不必列出真值表,
19、直接画出卡诺图。CDA00011110AB&B00&C&F011D111111&101最简与或式:F AB BCD ACD;最简与非式:F ABBCDACD5-21 学校举办游艺会,规定男生持红票入场,女生持绿票入场,持黄票的人无论男女都可入场。如果一个人持有多种票,只要有符合条件的票就可以入场。试分别用与非门和或非门设计入场控制电路。解定义变量:设A 表示性别,取值0 为男,1 为女;B、C、D 分别表示黄票、红票、列出真值表。卡诺图化简略,求出函数 F 的最简与或式和或与式F B AC AD最简与或式(A B C)(A B D)最简或与式变形后,分别用与非门和或非门实现的电路如下图,允许反
20、变量输入。真值表ABCD00000001001000110100010101100111F001111115-22 设 A、B、C、D 分别代表四对话路,正常工作时最多只允许两对同时通话,并且A 路和 B 路、C 路和 D 路、A 路和 D 路不允许同时通话。试用或非门设计一个逻辑电路,指示不能正常工作的情形不允许反变量输入。解设 A、B、C、D 取值为 1 表示通话,0 表示不通话;F=1 表示不能正常工作。真值表如表所示。ABCD10001001101010111100110111101111F01011111ACADB&绿票,取值 0 表示无票,1 表示有票。输出变量 F0 表示不能入场
21、,F=1 表示可以入场。&FABCABD111F用卡诺图化简略,求得的最简或与式为F (A C)(A D)(B D)。或非门电路如下图。ABCD00000001001000110100010101100111真值表F00010001ABCD10001001101010111100110111101111F01011111ACADBD111F15-23 用与非门为医院设计一个血型配对指示器,当供血和受血血型不符合题 5-23 表所列情况时,指示灯亮。解设供血血型用变量 WX 的取值表示,受血血型用变量 YZ 的取值表示,血型编码为:O 型00、A 型01、B型10、AB 型11。F 表示血型配对
22、结果,F=1 表示血型不符,指示灯亮需要一个高电平驱动的指示灯;F=0 表示血型配对成功,指示灯不亮。根据上述变量定义和血型对照表,可以导出真值表。采用卡诺图化简圈 1可以求出最简与或式F WYXZ最简与非门电路如下图允许反变量输入。ABABO题 5-23 表供血血型受血血型A,ABB,ABABA,B,AB,OF供受WXYZF供受0OO10001BO0OA10011BAW&0OB10100BBY0OAB10110BAB&FX1AO11001ABO&Z0AA11011ABA1AB11101ABB0AAB11110ABAB5-24 试用7483分别实现将8421BCD码转换为余3码的电路、将余3码
23、转换为8421BCD码的电路。解余3码0WXYZ0000000100100011010001010110011184210C4A3A2A1A08 4 2 1S3S2S1S07483C0B3B2B1B00 0 1 100C4A3A2A1A0余3码S3S2S1S07483C0B3B2B1B01 1 0 100005-25 题 5-25 图所示电路的输入信号为余3 码,试列出该电路的真值表,说明电路完成何种编码转换?假设将输入A 直接连接 B1和 B0、B3和 B2接地,那么电路又完成何种编码转换?解1 A=0 时,7483 执行加 13 等效于减 3 操作;A=1 时,7483 执行加 0 操作等
24、值输出。真值表略;功能:余 3 码5421BCD 码转换电路。2A=0 时,输入编码直接输出;A=1 时,输入编码3 输出;5-26 试用 4 位全比拟器 7485 实现 4 舍 5 入的电路功能。解如下图,输入 ABCD 为 1 位 8421BCD 码,假设大于 4,那么输出 F=1,否那么 F=0。5-27 题 5-27 图中 8421BCD 编码器输入、输出高电平有效,8421BCD 码由 DCBA 输出,试写出函数 F(D,C,B,A)的与或式,说明何时 LED 亮,并进一步说明电路功能。解F DACBA,显然,当DCBA0001、0011、0101、0111、1001时,F=1;即当
25、BCD码为奇数时,F=1,灯亮;8421码为奇数对应于编码输入I1、I3、I5、I7、I9分别有效。该电路的功能是:奇数编号的编码输入信号有效时,灯亮。111&WXYZ0S3S2S1S07483C4C0A3A2A1A0B3B2B1B010A B C D00功能:5421BCD 码2421BCD 码转换电路。题 5-25 图ABCD0100010A3A2A1A0B3B2B1B07485A BA BA BFa ba ba bF&Y0&Y11 11Y21 11Y3Y0Y174LS14874148Y2EII7I7&EOCBA8421编码器I9 I8 I7 I6 I5 I4 I3 I2 I1 I0DI0
26、I1I0I1I8I9题 5-27 图题 5-28 图5-288 线3 线优先编码器 74148 接成题 5-28 图所示电路,试说明该电路的逻辑功能和工作原理。解该电路利用8线3线优先编码器74148实现了一个8421码优先编码器,输入低电平有效,输出为原码。当I9为0时,右边的与非门输出1,74148不使能,其编码输出为111,整个电路的输出当I9为1、I8为0、时,右边的与非门输出1,74148不使能,其编码输出为111,整个电当I9=I8=1,I7=0时,右边的与非门输出0,74148使能,其编码输出为000,整个电路其它情况依此类推。5-29 某电路的真值表如题5-29 表所示,写出
27、Y1的最小项表达式和 Y3的最大项表达式,说明该电路的逻辑功能。解Y1的最小项表达式为Y1(A,B)m1 AB,Y3的最大项表达式为Y3(A,B)M(0,1,2),该电路的逻辑功能是输出高电平有效的 24 译码器。5-301位全减器是考虑低位借位的两个1位二进制数的减法题 5-29 表输入输出AB Y0Y1Y2Y3001000010100100010110001Y3Y2Y1Y0=1001;路的输出Y3Y2Y1Y0=1000;的输出Y3Y2Y1Y0=0111;运算电路,题5-30图是用74138实现的1位全减器,试写出输出表达式,列出真值表,说明各输入、输出信号含义。解ABC真值表74138A2
28、A1A0100G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7题 5-30 图&Y&XA B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y01110001X01101001Y(A,B,C)Y1Y2Y3Y7 Y1Y2Y3Y7 m1m2m3m7m(1,2,3,7)X(A,B,C)Y1Y2Y4Y7 Y1Y2Y4Y7 m1m2m4m7m(1,2,4,7)真值表如上,输入A是被加数,B是减数,C是来自低位的借位输入;输出Y是向高位的BIN/QUADA00A112EN3借位输出,X是本位的差。5-31 题 5-31 图所示电路中,CBBIN/QUAD 是 2-4 线
29、译码器,低电平使能,编码输入端A1A0输入二进制编AY11F码,译码输出端 0、1、2、3 高电平有效。试说明电路的工作原理,写出函数 F 的表达式,说明电路的逻辑功能。1BIN/QUADA00A112EN3题 5-31 图Y7解A=0 时,上面的 2-4 线译码器使能,根据 BC 的值相应的译码输出端为1。以图示Y1为例,显然,只有在 A=0,且 BC=01 时,才有 Y1=1,即 Y1与 ABC=001 对应,输出高电平有效,所以 Y1输出为 ABC 的最小项 m1。A=1 时,下面的译码器使能,同理可得,图示Y7仅在 ABC=111时为 1,因此 Y7=m7。该电路中的两个 24 线译码
30、器级联扩展为输出高电平有效的38 译码器,扩展方法是用输入编码的最高位 A 分别使能两个 24 线译码器,编码输入的两个低位信号B、C 用于两个 24 线译码器的片内译码,级联后的译码输出从上到下为Y0到 Y7。F(A,B,C)m1 m2 m4 m7 ABC ABC ABC ABC A B C功能:奇偶判别。当输入变量中有奇数个取值为1 时,输出为 1。5-32 某逻辑函数F(A,B,C),A 0时,F BC;A1时,FBC。试用74138实现该函数。解真值表ABCF00000011010101101000101011001111F(A,B,C)m(1,2,7)m1m2m7 Y1Y2Y7741
31、38A2A1A0ABC100G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7&F5-33 客运列车分为高铁G、动车D和快车K,发车优先顺序依次为高铁、动车、快车,同一时间内只能有一种列车从车站开出,即只能给出一个开车信号。试用74138构造一个满足上述要求的排队电路,画出电路图。解设三种车辆对应变量G、D、K取值为1表示请求发车;发车指示灯为高铁LG、动车LD、快车LK,为1时给出开车信号相应灯亮。要设计的电路是三输入、三输出电路,真值表,表达式,电路图如下。真值表GDK000001010011100101110111LGLDLK000001010010100100100100GDKLG741
32、38A2A1A0100G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y71&LKLDLG G,LD m2m3 Y2Y3,LK m1 Y1。5-34 数据选择器 74151 构成的逻辑电路如题 5-34 图所示,写出输出函数的最小项表达式。解F(A,B,C,D)m(3,4,5,8,9,10,153,4,5,8,9,10,15。ABCD 11 DD题 5-34 图FY1A274151A1GA0D0D1D2D3D4D5D6D774138Y0Y1G1Y2Y3G2AY4Y5G2BY6A2A1A0Y7X2X1X0D0GD174151D2D3YD4D5D6D7A2A1A0Z2Z1Z0题 5-35 图F5-35
33、 由译码器 74138 和数据选择器 74151 组成题 5-35 图所示电路。X2X1X0及 Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。解74138的输出是X2X1X0的最大项最小项的非Yi mi(X),其中mi(X)是X2X1X0的最小项;74151输出F mi(Z)Di,其中mi(Z)是Z2Z1Z0的最小项,Di mi(X)。F mi(X)mi(Z)X2X1X0Z2Z1Z0X2X1X0Z2Z1Z0i07X2X1X0Z2Z1Z0注意到译码器只有X2X1X0编码值对应的输出端为0,所以只有中选择器的地址Z2Z1Z0与该电路的功能是两个三位二进制码X2X1X0和Z2Z1Z0取值一致
34、判别电路,相同时F=0。5-36 分析题 5-36 图所示由数据选择器 74151 和加法器 7483 组成的逻辑电路。写出电X2X1X0相等时,输出F才为0。路中信号 F 的最小项表达式,列出电路真值表。解电路中的 74151 实现了一个 4 变量逻辑函数F(X3,X2,X1,X0),X3=0 时,74151 所有数据输入端都为 0,从而 F=0;当 X3=1,且 X2X1X0=000 和 001 时,F=0;X2X1X0=010111时,F=1。综合来看,X3X2X1X0取值为 00001001 时,F=0;10101111时,F=1,这是一个判断输入 X 是否大于 9 的电路,当输入 X
35、 大于 9 时,F=1;否那么 F=0。F(X3,X2,X1,X0)m(10,11,12,13,14,15)题 5-36 图再看 7483,F=0 时,整个电路的输出 Y=X;F=1 时,Y=X+6。真值表略。FY1BC1Y2YYA11A117415374153A02A02G D0D1D2D3G D0D1D2D31AD1题 5-37 图5-3774153 是双 4 选 1 数据选择器,两个 4 选 1 共用地址信号 A1A0,有各自的片选端,低电平有效。题 5-37 图是用 1 片 74153 构成的 4 人表决电路,试写出输出函数的最小项表达式,列出真值表,说明该电路是如何用两个4 选 1
36、实现四变量逻辑函数的。解A=0时,左边的4选1使能,输出Y1miDi BC0 BC0 BC0 BCD;此时右边4选1输出Y2 0。A=1时,右边的4选1使能,输出Y2miDi BC0 BCD BCD BC1;此时左边4选1输出Y1 0。F Y1 Y2 A(BC0 BC0 BC0 BCD)A(BC0 BCD BCD BC1)ABCD ABCD ABCD ABC输出函数的最小项表达式为F(A,B,C,D)m(7,11,13,14,15)真值表略。电路结构特点:该电路用A变量选择两个4选1,输出用或门合并,构成了一个8选1,其5-38 设计一个符合题 5-38 表的函数发生器,S1、S0为功能选择输
37、入,A、B 为数据输入,F 为函数输出。试用数据选择器74151 实现允许反变量输入。解这是一个用 74151 实现 4 变量逻辑函数的问题。先写出函数的真值表,选自变量S1S0A 为 74151 地址变量,为了便于通过真值表观察 74151 数据端 Di的取值,将真值表按地址变量的取值依次表示,如表所示,从上到下的自变量取值仍然是 015,由于 S1S0A 取值 000 时,151 输出D0,所以 D0就是此时 F 的取值 0;001 时的函数值就是D1的值,因此 D1=1;010 时的函数值与 B 的取值相同,因此D2=B;011时的函数值和B的取值相反,因此D3=B。其它 Di同理可得。
38、用一片 74151 实现该函数的电路如下图。F题 5-38 表S1S0FYA2S10 0AA174151S0GA00 1ABAD0D1D2D3D4D5D6D71 0AB1 1S1S0A000001010011100101110111真值表B0101010101010101F0011011000010111DiD0=0D1=1D2=BD3=BD4=0D5=BD6=BD7=1地址变量是ABC,数据端D0D7从左到右,输出是F,用这个8选1实现4变量逻辑函数。ABB 10 1 B B 0 B5-39 逻辑函数F(A,B,C,D)m(0,1,2,4,11)(3,5,7,8,9,14,15)。试用 4
39、选 1 数据选择器实现该函数,写出设计过程,画出电路图。解用4选1实现4变量逻辑函数,应选择两个自变量作为4选1的地址变量,另外两个自变量置于数据端,此时用卡诺图比拟方便 便于观察选择前两个自变量还是后两个自变量作为4选1的地址。由卡诺图可以看出,选 AB为4选1的地址变量时,当AB=00时,函数值可以都取1横向的4个函数值,这就是4选1的数据输入信号D0的值;AB=01时,把左边两个函数值取为1,右边两个函数值取为0,那么函数值与变量C的取值相反,即D1=C。AB=11时,函数值可以都取为0,即D3=0;AB=10时,把中间两个函数值取为1,两边的函数值取为0,那么函数值与变量D的取值相同,即D2=D。这种卡诺图化简法就是降维卡诺图。由于AB已经用作4选1的地址变量,不能再参与卡诺图化简了,所以化简只能沿着变量CD的方向横向进行,化简的结果也只包含变量C、D,画圈和读出的方法不变。由卡诺图可以看出,选C、D作为地址变量时,当CD=10时,F AB,无法进一步化简,即D0 AB,需要一个额外的逻辑门实现该运算。CDAB0001111000111D0=10110D1=C1100D3=01010D2=DFAYA1BAMUX0D0D1D2D31CD0
限制150内