第4章组合逻辑电路课后答案.pdf

《第4章组合逻辑电路课后答案.pdf》由会员分享，可在线阅读，更多相关《第4章组合逻辑电路课后答案.pdf（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第 4 4 章章 题题 分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。P3 AP1P5 P2P3P4ABC图P4.1图P1 ABP4 CP2P3Y P5P6YP6 CP4P2 BP1解：（1）逻辑表达式Y P5P6 P2P3P4CP4 P2P3P4CP4P2P3CCP2P3P2P3CC P2P3 P2P3C P2PC3P2P3 BP1AP1 BABAAB AB ABY P2P3C P2P3CAB ABC AB ABCAB ABC AB ABC ABC ABC ABC ABC（2）真值表A0 00 00 00 0B0 00 01 11 1C0 01 10 01

2、 1Y1 10 00 01 1A1 11 11 11 1B0 00 01 11 1C0 01 10 01 1Y0 01 11 10 0（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个 1 和全为 0时，Y=1 1，否则 Y=0。题题 分析图电路的逻辑功能，写出 Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。BACY2Y1图P4.3 解解 解：Y2 AB BC ACY1 ABC （A BC）Y2 ABC （A BC）AB BC AC ABC ABC ABC ABC）真值表：A B CY1Y20 0 00 00 0 11 00 1 01 00 1 10 1

3、1 0 01 01 0 10 11 1 00 11 1 11 1由真值表可知：电路构成全加器，输入 A、B、C 为加数、被加数和低位的进位，Y1为“和”，Y2为“进位”。题题 图是对十进制数 9 求补的集成电路 CC14561 的逻辑图，写出当 COMP=1、Z=0、和 COMP=0、Z=0 时，Y1Y4的逻辑式，列出真值表。图P4.4 解解（1）COMP=1、Z=0 时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。Y1 A1,Y2 A2,Y3 A2 A3，Y4 A2 A3 A4（2）COMP=0、Z=0 时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。、COMP=1、Z=0

4、时的真值表Y4Y3Y2Y1十进制数89A4A3A2A1Y4Y3Y2Y1COMP=0、Z=0 的真值表从略。题题 十进制数0123456A4A3A2A100001001000110000010011100110110010001010101010001100011100000011001000010100111伪码10110110110001011101010011100011用与非门设70111001011110010计四变量的多数表决电路。当输入变量A、B、C、D有 3 个或 3 个以上为 1 时输出为 1，输入为其他状态时输出为 0。解解 题的真值表如表所示，逻辑图如图(b)所示。表A4.

5、5输入输 出输入输 出A B C D0 00 00 00 10 01 00 01 10 10 00 10 10 11 01 10 1Y00000001A B C D0 01 00 11 01 01 01 11 01 10 00 11 11 01 11 11 1Y00010111由表可写输出逻辑函数式Y ABCD ABCD ABCD ABCD ABCD ABC ABD ACD BCD填卡诺图，如图(a)所示合并最小项，得最简与或式Y ABC ABD ACDBCDYCDAB0001111000 01 11 100 0 0 00 0 1 00 1 1 10 0 1 0图A4.5 aABCD图A4.5

6、bY 题题 有一水箱由大、小两台泵 ML和 MS供水，如图所示。水箱中设置了3 个水位检测元件 A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过 C 点时水泵停止工作；水位低于 C 点而高于 B 点时 MS单独工作；水位低于 B 点而高于 A 点时 ML单独工作；水位低于A 点时 ML和 MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。解解 题的真值表如表所示。表A B CMSML0 0 00 00 0 11 00 1 0 0 1 10 11 0 0 1 0 1 1 1 0 1 1 11 1图P4.6真值表中

7、的ABC、ABC、ABC、ABC为约束项，利用卡诺图图(a)化简后得到：BC00A0011MSML111001ABC00AMS1010010ML B111011CBMS A BCML(b)(a)图A4.6。MS A BC，ML B（MS、ML的 1 状态表示工作，0 状态表示停止）逻辑图如图(b)。题题 设计一个代码转换电路，输入为4 位二进制代码，输出为 4 位循环码。可以采用各种逻辑功能的门电路来实现。解解 题的真值表如表所示。表二进制代码A300000000A200001111A100110011A001010101Y300000000循环码Y200001111Y100111100Y00

8、0100110A311111111二进制代码A200001111A100110011A001010101Y311111111循环码Y211110000Y100111100Y001100110由真值表得到Y3 A3，Y2 A3 A2，Y1 A2 A1，Y0 A1 A0逻辑图如图所示。A1A2A3A4图A4.7Y1Y2Y3Y4 题题 试画出用 4 片 8 线-3 线优先编码器 74LS148 组成 32 线-5 线优先编码器的逻辑图。74LS148 的逻辑图见图。允许附加必要的门电路。解解 以I0 I31表示 32 个低电平有效的编码输入信号，以 D4D3D2D1D0表示输出编码，可列出 D4、D

9、3与 YEX4YEX3YEX2YEX1关系的真值表。如表所示。表工作的芯片号YEX4（4）（3）（2）（1）1000YEX30100YEX20010YEX10001D41100D31010从真值表得到逻辑电路图略。D4YEX 4YEX 3YEX 4YEX 3D3YEX 4YEX 2YEX 4YEX 2 题题 某医院有一、二、三、四号病室4 间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4 个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当

10、一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148 及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148 的逻辑图如图所示，其功能表如表所示。表 74LS148 的功能表输入输出I0I1I2I3I4I5I6I7S1000000000I0I1I2I3I4I5I6I7Y2Y1Y0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1

11、1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1YsYEX 1 1 0 1S 1 0 1 0YSYEX74HC148Y2Y1Y0 1 0 1 0 1 0 1 0 1 0 1 0 解解 设一、二、三、四号病室分别为输入变量A当其值为A2、A3、A4，1、0 时，表示呼叫按钮按下，为 1 时表示没有按呼叫铵钮,将它们接到 74HC148 的I3、I2I1I0输入端后，便在 74HC148 的输出端Y2、Y1Y0得到对应的输出编码；设一、二、三、四号病室呼叫指示灯分别为Z1、Z2、

12、Z3、Z4，其值为 1 指示灯亮，否则灯不亮，列出真值表，如表示。表将该真值表与表对照可知，在74LS148中I4A101111A20111A3011A4Y2Y1Y0YSZ1Z2Z3Z4111011100111010111110101000010000010000010I7应 接1，S 0,YEX1。Z1Y2YY1 0YSZ2Y2Y1Y0YS则Z3Y2YY1 0YSZ4Y2Y1Y0YS由上式可得出用 74LS148 和门电路实现题目要求的电路如图所示。A4A3A2A1I074HC148VCCI4I7I1I2I3I5Y2Y1Y0YSYEXY2YY1Y1Y00Z1Z2Z3Z4I6S图A4.9 题题

13、 写出图中 Z1、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42 为拒伪的二-十进制译码器。当输入信号A3A2A1A0为 00001001 这 10 种状态时，输出端从Y0到Y9依次给出低电平，当输入信号为伪码时，输出全为1。A1A074HC142MNOPA3A2Y0Y1Y2Y4Z1Z2Z3图P4.10Y3Y5Y6Y7Y8Y9 解解 Z1Y1Y4Y7 M N O P M N O P MNOPZ2Y2Y5Y8 M N O P M N OP M N O P利用伪码用卡诺图化简，得：Z3Y3Y6Y9 M N O P M N O P M N OPZ1 M N OP NO P NOPZ

14、2 NOP NOP MP约束条件：MN MO 0Z3 NOP NOP MP 题题 画出用两片 4 线-16 线译码器 74LS154 组成 5 线-32 线译码的接线图。图是74LS154 的逻辑框图，图中SA、SB是两个控制端（亦称片选端）译码器工作时应使SA、SB同时为低电平，输入信号 A3、A2、A1、A0为 00001111 这 16 种状态时，输出端从Y0到Y15依次给出低电平输出信号。SAA3A2A1A074LS154SBSBSAY0Y1Y2Y3Y4Y5YY76Y8Y9Y10Y11YY1312YY1514Y0Y15图A4.11 解解 电路如图所示。当A4=0 时，片（1）工作，Y0

15、Y15对应输出低电平；当A4=1时，片（2）工作，Y16Y31对应输出低电平。题题 试画出用线-线译码器 74LS138 和门电路产生多输出逻辑函数的逻辑图（74LS138 逻辑图如图所示，功能表如表所示）。Y1 ACY2 ABC ABC BCY BC ABC3S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7图P4.1274HC138表 74LS138功 能 表输入输出允 许选择A100110011A001010101S1011111111S2 S3A210000000000001111Y01101111111Y11110111111Y21111011111Y31111101111Y4

16、1111110111Y51111111011Y61111111101Y71111111110 解解 令 A=A2，B=A1,C=AO。将 Y1Y2Y3写成最小项之和形式，并变换成与非-与非形式。用外加与非门实现之，如图所示。Y1mi(i 5 7)Y5Y7Y2mj(j 1,3,4,7)Y1Y3Y4Y7Y3mk(k 0,4,6)Y0Y4Y6174HC138S1S2S3A2A1A0ABCY0Y1Y2Y3Y4Y5Y6Y7图A4.12Y3Y2Y1 题题 画出用 4 线-16 线译码器 74LS154（参见题）和门电路产生如下多输出逻辑函数的逻辑图。Y1 A B CD A BCD AB C D ABC D

17、Y2 ABCD ABCD ABCD ABCDY3 AB 解解 Y1 m1 m2 m4 m8 Y1Y2Y4Y8Y2 m7 m11 m13 m14 Y7Y11Y13Y14电路图如图所示。Y3 m4 m5 m6 m7 Y4Y5Y6Y774LS154SASBABCDA3A2A1A0Y0Y1Y2Y3Y4Y5YY76Y8Y9Y10Y11YY1312YY1514Y1Y3Y2图A4.13 题题 用 3 线-8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。解解 设 ai为被减数，bi为减数，ci-1为来自低位的借位，首先列

18、出全减器真值表，然后将Di，Ci 表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知：Di aibici1 aibici1 aibici1 aibici1 m1m2m4m7 m1m2m4m7Y1Y2Y4Y7全减器真值表表4.14输 入MiNi Bi-10 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1输 出Di01101001Bi01110001同理可知CiY1Y2Y3Y7令ai=A2，bi=A1，ci-1=A0。电路如图所示。DiBiY7Y6Y5Y4Y3Y2Y1Y074LS138S1S2S31 0 0A2A1A0MiNiBi-1图A 4.14数据选

19、择器。74LS153 的逻辑图见图，74LS138 的逻辑图见图。解解 见图。题题 试用两片双4 选 1 数据选择器74LS153和 3 线-8 线译码器 74LS138接成 16 选 1 题题 分析图电路，写出输出 Z 的逻辑函数式，并化简。CC4512 为 8 选 1 数据选择器，它的逻辑功能表如表所示。表 CC4512 的功能表ZCBAWYA2A174LS151A0D7D6D5D4D3D2D1D0S1图A4.16D 解解 Z DOmO D1m1D7m7 D C B A D C B A CBA DCB A DCBA DCBA=DB CBA DBA 题题 图是用两个 4 选 1 数据选择器组

20、成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数。已知数据选择器的逻辑函数式为Y D0A1A0 D1A1A0 D2A1A0 D3A1A0SQPS D3D2D1D0Y1S D3D2D1D0Y2NMA1A0A1A0图A4.17Z 解解 Z NMQ NMQ P NMQ NMQ P NPQ NPQ 题题 试用 4 选 1 数据选择器 74LS153 产生逻辑函数Y AB C A C BC 解解 4 选 1 数据选择器表达式为：而所需的函数为Y A1A0D0 A1A0D1A1A0D2 A1A0D3与 4 选 1 数据选择器逻辑表达式比较，则令Y AB C A C BC AB C A B C

21、ABC ABC ABC A B C AB1 ABC ABCA A1，B A0，D0 C，D11，D2 C，D3 C接线图如图所示。YABA1A0Y74LS153D3D2D1D01C 题题 用 8 选 1 数据选择器 74HC151（参见图）产生逻辑函数图A4.18 解解 令 A=A2，B=A1，C=A0，D=D0D7，将 Y 写成最小项之和的形式，找出与8 选 1 数据选择器在逻辑上的对应关系，确定D0D7所接信号。Y ACD A BCD BC BC DY AB CD ABCD A BCD ABCD ABCD ABCD ABCD ABC D ABC D A BC D AB C D ABC 1

22、AB C D ABC 1 ABC 1D2 D，D3 D6 D71则D0 D5 0，D1 D4 D，如图所示。YABCWYA2A174LS151A0D7D6D5D4D3D2D1D0S1图A4.19D 题题 用 8 选 1 数据选择器 74HC151（参见图）产生逻辑函数 解解 将 Y 变换成最小项之和形式。Y AC ABC A BCY AC ABC A BC ABC 1 ABC 1 ABC 1 A BC 1令 A=A2，B=A1，C=A0，凡 Y 中含有的最小项，其对应的Di 接 1，否则接 0。如图所示。ZABCWYA2A174LS151A0D7D6D5D4D3D2D1D0S1图A4.20制电

23、灯由亮变灭或由灭变亮。要求用数据选择器来实现。题题 设计用 3 个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控 解解 以A、B、C表示三个双位开关，并用0 和 1 分别表示开关的两个状态。以Y表示灯的状态，用1 表示亮，用0 表示灭。设ABC=000 时Y=0，从这个状态开始，单独改变任何一个开关的状态Y的状态要变化。据此列出Y与A、B、C之间逻辑关系的真值表。如表所示。表A0B0C0Y0A0B1C1Y0001010100111111011101001从真值表写出逻辑式Y A BC ABC AB C ABC取 4 选 1 数据选择器，令A1=A，A0=B，D0=D3=C，D1=D

24、2=C，即得图。YABA1A0Y74LS153D3D2D1D0C 题题 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的4 种取值表示输血者的血型，用另外两个逻辑变量的 4 种取值表示受血者的血型。）图A4.21AABBABABOO图p4.22AABBABABOO 解解 以MN的 4 种状态组合表示输血者的4 种血型，并以PQ的 4 种状态组合表示受血者的 4 种血型，如图(a)所示。用Z表示判断结果，Z=0 表示符合图(a)要求，Z=1 表示不

25、符合要求。据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为Z M N PQ M NPQ MNP Q MNPQ MN P Q MN PQ MNPQ M N P Q M NPQ MNP Q MNPQ MN P 1 MNPQ MNP 0 MNP 0其真值表如表所示。表MNPQZMNPQZ00000000000001011010111101010101010110011010101011111111001100110101010111010000令 A2=M，A1=N，A0=P，并使 D0=D1=D3=D5=Q，D2=Q，D4=1，D6=D7=0，则得到图(b)电路。MN(0

26、0)A(01)B(10)AB(11)O(a)PQA(00)B(01)AB(10)O(11)ZMNPWYA2A174LS151A0D7D6D5D4D3D2D1D0S1(b)Q图A4.22 题题 用 8 选数据选择器 74HC151（参见图）设计一个组合逻辑电路。该电路有 3 个输入逻辑变量A、B、C和 1 个工作状态控制变量M。当M=0 时电路实现“意见一致”功能（A、B、C状态一致时输出为 1，否则输出为 0），而M=1 时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。解解 根据题意可列出真值表，如表所示。以Z表示输出。表M00000A00001B00110C01010Z100

27、00M11111A00001B00110C01010Z00010000111011101001111111011101111由真值表写出逻辑式为Z M ABC ABC M ABC ABC ABC ABC8 选 1 数据选择器的输出逻辑式为Z A2A1A0.D0 A2A1A0D1 A2A1A0D2 A2A1A0D3A2A1A0D4 A2A1A0D5 A2A1A0D6 A2A1A0D7将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到Z M ABC ABC M ABC ABC ABC ABC用 74CC151 接成的电路如图。ABC M ABC0 ABC0 ABCM ABC 0 AB

28、CM ABCM ABC1其中 A2=A，A1=B，A0=C，D0=M，D1=D2=D4=0，D3=D5=D6=M，D7=1。ZABCWYA2A174LS151A0D7D6D5D4D3D2D1D0S1图A4.23M 题题 用 8 选 1 数据选择器设计一个函数发生器电路，它的功能表如表所示。表P4.24输 入输 出Y ABA+BABS1S00 00 11 01 1A 解解 由功能表写出逻辑式Y S1S0AB S1S0A B S1S0(A B)S1S0A S1S0AB S1S0A S1S0B S1S0AB S1S0AB S1S0A 8 选 1 数据选择器的输出逻辑式为Y A2A1A0.D0 A2A

29、1A0D1 A2A1A0D2 A2A1A0D3A2A1A0D4 A2A1A0D5 A2A1A0D6 A2A1A0D7将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到Y S1S0AB S1S0AS1S0ABS1S0AB S1S0ABS1S0AB S1S0A S1S0A.0 S1S0ABS1S0AB S1S0A1S1S0AB S1S0AB S1S0A1S1S0A0令 A2=S1，A1=S0，A0=A，D0=D7=0，D1=D2=D4=B，D3=D6=1，D5=B，即得到图电路。YS1S0AWYA2A174LS151A0D7D6D5D4D3D2D1D0S1图A4.24B 题题 试用

30、4 位并进行加法器 74LS283 设计一个加/减运算电器。当控制信号M=0 时它将两个输入的 4 位二进制数相加，而 M=1 时它将两个输入的 4 位二进制数相减。允许附加必要的电路。解解 被加数用 A 表示，从 74LS283 的A3A2A1A0端接入；加数用 C 表示，从 74LS283的B3B2B1B0端接入。电路如图。S A BCI AC,即S3S2S1S0=A3A2A1A0+C3C2C1C0，M=0时，此时令CI M 0、B C即可M=1 时，S A BCI AC,即S3S2S1S0=A3A2A1A0C3C2C1C0=A3A2A1A0+C3C2C1C0补此时令CI M 1、B C

31、C补补即可。为此，将 74LS283 的进位输入端 CI接控制信号 M，加数的输入端接一异或门，所接电路图如图 JT4-240 所示。S3S2S1S0CI74LS283COA3A2A1A0B3B2B1B0MA3A2A1A0C3C2C1C0图A4.25如果可能，应当如何连线 题题 能否用一片 4 位并行加法器 74LS283 将余 3 代码转换成 8421 的二十进制代码 解解 由第一章的表可知，从余3 码中减去 3（0011）即可能得到 8421 码。8421BCD码 余3码0011设相加（减）的两个数均为正整数；被加数为A A3A2A1A0，从 74LS283 的A3A2A1A0端接入；加数

32、为C C3C2C1C0，从 74LS283 的B3B2B1B0端接入；相加时，应使A 和 C 直接相加；相减时，应使 A 和 C 的补码相加。本题，A3A2A1A0=余 3 码，C3C2C1C0=0011，要利用 74LS283 实现，实现原理如下：S3S2S1S0 A3A2A1A00011S3S2S1S0 A3A2A1A0(0011)补S3S2S1S0 A3A2A1A0(0011)反反1S3S2S1S0 A3A2A1A01101于是得到图电路。8421BCD码S3S2S1S0CI74LS283COA3A2A1A0B3B2B1B0余 3码1图A 4.26 题题 试利用两片 4 位二制并行加法器

33、 74LS283 和必要的门电路组成 1 位二十进制加法器电路。（提示：根据 BCD 码中 8421 码的加法运算规则，当两数之和小于、等于 9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于 9（即等于 10101111）时，则应在按二进制数相加的结果上加 6（0110），这样就可能给出进位信号，同时得到一个小于 9 的和。）解解 当两个 8421BCD 码相加时，每个数都不会大于 9（1001），考虑低位的进位，最大的和为 9+9+1=19。当用 4 位二进制加法器 74283 完成这个加法运算时，加法器输出的是 4 位二进制数表示的和，而不是 BCD 码表示的和

34、。因此，必须将4 位二进制数表示的和转换成8421BCD 码。（1）和数一览表如表(a)所示表A4.27(a)用十进制表示的和012345678910111213141516171819按BCD码相加的结果按二进制数相加的结果二进制数加6修正的结果CO1S3S2S1S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1

35、 0 0 01 1 0 0 1CO1S3S2S1S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 10 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 1CO2S3S2S1S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00

36、1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1将 019 的二进制数和与用 8421BCD 码表示的和进行比较发现，当和数1001(9)时，二进制码与 8421BCD 码相同；当数1001 时，只要在二进制和上加 0110(6)就可以把二进制和转换为 8421BCD 码的和，同时产生进位输出。这一转换可以由一个修正电路来完成。（2）修正电路的设计设计修正电路，先列设计一览表，见表JT4-25(b).表A4.27(b)第2片74LS83的输入CO1S

37、3S2S1S0A3A2A1A0第2片74LS83的输出两个8421BCD码相加的和CO2S3S2S1S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1修 正 值B3B2B1B00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10

38、 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 10 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0由表 A4-27(b)可写出修

39、正函数B3(CO1A3A2A1A0)=B0=0B2(CO1A3A2A1A0)=B1=m(1019)约束项：d=(2031)用卡诺图化简修正函数，化简过程如图(c)所示，结果得B2=B1=CO1+A3A1+A3A2从表(b)还可看出，两个8421BCD 码相加时的进位 CO等于 A2或 A1。根据式和上述分析画电路图，如图(d)所示。A2A1A0CO1A3000 001 011 010 110 111 101 1000 00 11 11 00 0 0 00 0 1 10 0 0 01 1 1 1 1 1 1 1 图A 4.27(c)CO28421BCD码被加数加数74LS283CO1A3COA2

40、A1A0(1)S3B3S2B2S1B1B0CIS074LS283A3COA2A1S3A0(2)S2S1B3S0B2B1B0CI8421BCD码相加的和图A 4.27(d)题题 若使用 4 位数值比较器 74LS85（见图）组成 10 位数值比较器，需要用几片各片之间的应如何连接 解解 需要用三片。根据 CC14585 的功能表，各片之间的连接方法如图所示。题题 试用两个 4 位数值比较器组成三个数的判断电路。要求能够判别三个4 位二进制数 A(a3a2a1a0)、B(b3b2b1b0)、C(c3c2c1c0)是否相等、A 是否最大、A 是否最小，并分别给出“三个数相等”、“A 最大”、“A 最

41、小”的输出信号。可以附加必要的门电路。解解 如图所示。题题 若将二一十进制编码中的8421 码、余3 码、余3 循环码、2421 码和 5211 码分别加到二十进制译码器 74HC42（见图）的输入端，并按表的排列顺序依次变化时，输出端是否都会产生尖峰脉冲试简述理由。解解 在这几种二十进制编码中，只有将余 3 循环码加到 74LS42 的输入端、并令其按表 1.1.1 的状态排列顺序变化时，不会在输出端产生尖峰脉冲。因为每次输入状态变化时，任何一个与门的 4 个输入当中仅可能有一个改变状态，所以不存在竞争冒险现象。题题 试分析图 电路当中A、B、C、D单独一个改变状态时是否存在竞争-冒险现象如果存在竞争-冒险现象，那么都发生在其他变量为何种取值的情况下 解解 写出 Y 的逻辑表达式：Y ACD ABD BC CD ACD ABD BC CD根据“只要输出端的逻辑函数在一定条件下能化简成A A或AA，则必然会出现竞争冒险现象”的方法可知：当 B=0，C=D=1，A 发生变化时；当 A=0，B=D=1，C 发生变化时；当 A=D=1，C=0，B 发生变化时；当 A=0，B=X，C=1，D 发生变化时；当 B=1，D=0，A=X，C 发生变化时；当 A=1，B=0，C=1，D 发生变化时；电路均会产生竞争冒险现象。