计算机系统结构实验2报告.pdf

《计算机系统结构实验2报告.pdf》由会员分享，可在线阅读，更多相关《计算机系统结构实验2报告.pdf（3页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机系统结构实验报告计算机系统结构实验报告班级姓名2010 级实验日期学号实验成绩实验名称 Cache 性能分析实验目的、要求及器材实验内容、步骤及结1.1.验证性实验验证性实验容量对不命中率的影响：cache容量越大命中率越高,增速逐渐降低趋近于1。2.相联度对不命中率的影响：当cache 容量一定时，不命中率先是随着相联度增加而减小，但增加一定程度后，不命中率不会降低；当相联度相同，相联度较小时，cache 容量越大不命中率就越低，但相联度达一定程度时，再增大cache 容量就没有意义。块大小对不命中率的影响：cache 容量较小时，块越大不命中率越大；cacher容量一定（较大），块越

2、大不命中率越低，一定程度不变。4.替换算法对不命中率的影响：LUR 和随即算法的不命中率随着相联度的增加而减少且随着 cache 容量增加而减少；在相联度相同，cache 容量相同时，使用 LUR 替换算法的不命中率比随即算法的不命中率小；当cache 容量增大到 1.加深对 cache 的基本概念，基本组织结构以及基本工作原理的理解。2.掌握 cache 容量，相关度。块大小对 cache 性能的影响。3.掌握降低 cache 不命中率的各种方法以及对这些方法对提高cache 性能的好处。4.理解 LRU 与随即算法的基本思想以及它们对 cache 性能的影响。果一定程度，相联度达到一定程度

3、时，不命中率不会再降低，且与算法的选择关系不大。2.补充实验补充实验 Cache 预取的思想是什么：如果 cache 不命中，在把包括访问字在内的一块取到 cache 中之后，还要把紧接着的下一块也取到cache 中。在模拟器中，能否设计实验模拟Cache 的预取过程请设计实验直观展示，并在检查时加以说明：能；块大小块大小 32B32B，预取，预取地址04864128120130不预取：不预取：地址0481664128120块号0000243块内地址048160024是否命中不命中命中命中命中不命中不命中不命中块号0002434块内地址04800242是否命中不命中命中命中不命中不命中命中命中

4、命中率100%预取对性能一定有提升。3.3.思考题（调研内容）思考题（调研内容）Intel 酷睿 i7 3610QM：3层 cache,一层128kb,二层512kb,三层6M（共享）AMD 羿龙 II X4 N970：2层 cache,1层128kb,2层2M.都是分离 cache。4.探究性实验探究性实验块大小64kb128kb256kb32kb16kb4kbCache 容量大于 32kb 时，小于 8kb，独立 cache 不命中率低于统一 cache;Cache容量大于 8kb 小于 32kb 时，独立 cache 不命中率高于统一 cache.统一 cache%独立 cache%总结附录总结：了解了 cache 容量，大小，相联度，替换算法对 cache 性能的影响。实验过程遇到很多问题，通过和同学的沟通，理解并解决。（源程序清单，如果有的话）