数字电子技术-8.pptx

《数字电子技术-8.pptx》由会员分享，可在线阅读，更多相关《数字电子技术-8.pptx（67页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电子技术数字电子技术第第8章章数模与模数转换电路数模与模数转换电路0202A/D转换器01 01D/A转换器8.1 D/A转换器转换器D/A转换器的基本原理转换器的基本原理1 1倒倒T形电阻网络形电阻网络D/A转换器转换器2 2权电流型权电流型D/A转换器转换器3 3D/A转换器的主要技术指标转换器的主要技术指标4 4 如图8-1所示为D/A转换器的输入、输出关系图，其中D0 Dn-1 是输入端，表示D/A转换器的输入为n位二进制数，vO 是与输入二进制数成比例的输出电压。8.1.1 D/A转换器的基本原理转换器的基本原理图8-1 D/A转换器的输入、输出关系图 如图8-2所示为3位二进制

2、数的D/A转换器的转换特性，它具体而形象地反映了D/A转换器的基本功能。图8-2 3位二进制数烦人D/A转换器的转换特性8.1.2 倒倒T形电阻网络形电阻网络D/A转换器转换器如图8-3所示为4位倒T形电阻网络D/A转换器的电路结构。图8-3 倒T形电阻网络D/A转换器的电路结构 倒T形电阻网络D/A转换器电路中，S0 S3为模拟开关，由输入数码Di 控制；R 和2R 组成电阻解码网络，呈倒T形；运算放大器A构成求和电路。（1）当 时，Si 接运放反相输入端（“虚地”），Ii 流入求和电路。（2）当 时，Si 将电阻2R接地。无论模拟开关Si处于何种位置，与Si相连的2R电阻均等效接“地”（地

3、或虚地）。这样流经 2R电阻的电流与开关位置无关，为确定值。设由基准电压源提供的总电流为I，则 ，且流过各开关支路（从右到左）的电流分别为I/2，I/4，I/8和I/16，可得总电流为输出电压为 将输入数字量扩展到n位，可得n位倒T形电阻网络D/A转换器输出模拟量与输入数字量之间的一般关系式为设 ，NB表示括号中的 位二进制数，可得（1）基准电压稳定性好。（2）倒T形电阻网络中R和2R电阻的比值精度要高。（3）每个模拟开关的开关电压降要相等。要使D/A转换器具有较高的精度，电路中的参数应满足以下要求。如图8-4所示为权电流型D/A转换器的电路结构。8.1.3 权电流型权电流型D/A转换器转换器

4、图8-4 权电流型D/A转换器的电路结构分析该电路，可得输出电压为1权电流流D/A转换器的器的BJT恒流源恒流源电路路 如图8-5所示为权电流D/A转换器的实际电路，为了消除因各BJT发射极电压 VBE不一致对D/A转换器精度的影响，电路中T3 T0 均采用了多发射极晶体管，其发射极个数依次为8，4，2，1，即 发射极面积之比为8421。图8-5中工作状态与倒T形电阻网络完全相同，流入每个2R电阻的电流从高位到低位依次减少1/2，各支路中电流分配比例满足8421的要求。图8-5 权电流D/A转换器的实际电路 基准电流IREF产生电路由运算放大器A2，R1，Tr，R 和-VEE组成，其中A2和R

5、1，Tr的CB结组成电压并联负反馈电路，以稳定输出电压（即Tr的基极电压）。基准电流IREF由外加的基准电压VREF和电阻R1决定，由于T3和Tr具有相同的VBE而发射极回路电阻相差一倍，所以他们的发射极电流也必然相差一倍，故有 由倒T形电阻网络分析可知，于是可得输出电压为 将输入数字量扩展到位，可得n位倒T形权电流D/A转换器的输出模拟量与输入数字n量之间的一般关系式为 如图8-6所示为集成权电流D/A转换器件DAC0808的电路结构，其中D0 D7 是8位数字量输入端，IO 是求和电流输出端，VREF+和VREF-接基准电流发生电路中运算放大器的反相输入端和同相输入端，COMP供外接补偿电

6、容之用，VCC 和VEE 为正负电源输入端。2权电流流D/A转换器器应用用举例例图8-6 DAC0808的电路结构 如图8-7所示，用DAC0808构成D/A转换器时需要外接运算放大器和产生基准电流用的电阻 R1。图8-7 DAC0808型D/A转换器的电路结构若已知 ，可知输出电压为当输入的数字量全为1时，计算可得因此，输出模拟电压的变化范围为09.96 V。8.1.4 D/A转换器的主要器的主要技技术指指标1转换精度精度1）分辨率）分辨率 分辨率是指D/A转换器模拟输出电压可能被分离的等级数。由D/A转换器的电路结构可知，输入数字量位数越多，输出电压可分离的等级越多，即分辨率越高。此外，D

7、/A转换器也可以用最小分辨电压（即输入数字代码仅有最低有效位为1时的输出电压）与最大输出电压（即数字代码各有效位全为1时的输出电压）之比给出。2）转换误差）转换误差 转换误差是指D/A转换器实际的D/A转换特性和理想转换特性之间的最大偏差。造成D/A转换器转换误差的因素有很多，如基准电源的波动、各元件参数值的偏差、运算放大器的零漂等。2转换速度速度1）建立时间）建立时间（tset）建立时间是指输入数字量变化时，输出电压变化到相应稳定电压值所需时间。一般用D/A转换器输入的数字量NB从全0变为全1，且输出电压达到规定的误差范围（+LSB/2）时所需的时间表示。D/A转换器的建立时间较快，单片集成

8、D/A转换器建立时间最短可达 以内。3温度系数温度系数2）转换速率（）转换速率（SR）转换速率是指大信号工作状态下模拟电压的变化率。温度系数是指在输入不变的情况下，输出模拟电压随温度变化产生的变化量，一般用满刻度输出条件下温度每升高1，输出电压变化的百分数作为温度系数。8.2 A/D转换器器5.双双积分型积分型A/D转换器转换器6.A/D转换器的转换器的主要技术指标主要技术指标3.并行并行比较型比较型A/D转换器转换器2.取样取样保持保持电路电路1.A/D转换的一转换的一般过程般过程4.逐次逐次比较型比较型A/D转换器转换器7.集成集成A/D转换转换器及其应用器及其应用8.2.1 A/D转换的

9、一般的一般过程程如图8-8所示为模拟量到数字量的转换过程。图8-8 模拟量到数字量的转换过程1取取样和保持和保持 如图8-9所示为输入模拟信号的采样过程。用取样信号vS 表示模拟信号vI。图8-9 对输入模拟信号的采样 由取样定理可知，为正确无误地用取样信号vS 表示模拟信号vI，二者必须满足式中，fS 为取样频率，fImax 为输入信号 的最高频率分量的频率。在满足取样定理的条件下，可以用一个低通滤波器将信号vS 还原为vI，这个低通滤波器的电压传输系数 在低于 fImax的范围内应保持不变，而在 以前应迅速下降为零，如图8-10所示。因此，取样定理规定了A/D转换的频率下限。图8-10 还

10、原取样信号所用滤波器的频率特性 如图8-11所示，要求把0+1 V的模拟电压信号转换成3位二进制代码。2量化和量化和编码（a）常规量化电平划分 （b）优化量化电平划分图8-11 划分量化电平示例（1）取 ，并规定凡数值在0 之间的模拟电压都当作 看待，用二进制的000表示；凡数值在 之间的模拟电压都当作 看待，用二进制的001表示，等等，如图8-11（a）所示。此时，最大量化误差可达 ，即 。（2）为减少量化误差，通常采用图8-11（b）所示的划分方法，取量化单位 ，并将000代码所对应的模拟电压规定为0 ，即0 。此时，最大量化误差将减少为 。这个道理不难理解，因为现在把每个二进制代码所代表

11、的模拟电压值规定为它所对应的模拟电压范围的中点，所以最大的量化误差自然就缩小为 。8.2.2 取取样保持保持电路路 如图8-12所示为取样保持电路的基本形式，其中N沟道MOS管T为取样开关。1取取样保持保持电路的基本形式路的基本形式图8-12 取样保持电路的基本形式（1）当控制信号vI为高电平时，T导通，输入信号vI经电Ri阻和T向电容Ch充电。若取 ，则充电结束后 。（2）当控制信号返回低电平时，T截止，由于Ch无放电回路，所以vO的数值被保存下来。但取样过程中需要通过Ri和T向Ch 充电，Ri的数值又不允许取得很小，所以取样速度受到了限制。2单片集成取片集成取样保持保持电路路LF198 如

12、图8-13所示为单片集成取样保持电路LE198的电路结构及逻辑符号图。（a）电路结构 （b）逻辑符号图8-13 单片集成取样保持电路LF198（1）当S闭合时，A1，A2 均工作在单位增益的电压跟随器状态，所以 。如果将电容Ch接到 Ri的引出端和地之间，则电容上的电压也等于vI。当vL 返回低电平以后，虽然S断开了，但由于Ch 上的电压不变，所以输出电压vO的数值得以保持下来。（2）在S再次闭合以前的这段时间里，如果vI发生变化，vO1可能变化非常大，甚至会超过开关电路所能承受的电压，因此需要增加二极管D1和D2构成保护电路。当vO1比vO所保持的电压高（或低）一个二极管的压降时，D1（或D

13、2）导通，从而将vO1 限制在 以内。在开关S闭和的情况下，故 D1和D2 均不导通，保护电路不起作用。8.2.3 并行比并行比较型型A/D转换器器如图8-14所示为3位并行比较型A/D转换器的电路结构。图8-14 3位并行比较型A/D转换器的电路结构 3位并行比较型A/D转换器由电压比较器、寄存器和代码转换器3部分组成，其量电平的划分采用如图8-11（b）所示的方式，即用电阻链把参考电压VREF分压，得到从 到 之间7个比较电平，量化单位 。然后把这7个比较电平分别接到7个比较器C1 C7的输入端作为比较基准。同时，将输入的模拟电压同时加到每个比较器的另一个输入端上，与这7个比较基准进行比较

14、，其输入与输出转换关系如表8-1所示。表8-1 3位并行A/D转换器输入与输出转换关系对照表并行比较型A/D转换器主要具有以下特点。（1）由于转换是并行的，其转换时间只受比较器、触发器和编码电路延迟时间限制，因此转换速度最快。（2）随着分辨率的提高，元件数目要按几何级数增加。一个n位转换器，所用的比较器个数为 ，例如，8位并行A/D转换器需要 个比较器。由于位数愈多，电路愈复杂，因此制成分辨率较高的集成并行A/D转换器是比较困难的。（3）使用这种含有寄存器的并行A/D转换电路时，可以不用附加取样保持电路。8.2.4 逐次比逐次比较型型A/D转换器器如图8-15所示为4位逐次比较型A/D转换器的

15、电路结构。图8-15 4位逐次比较型A/D转换器的电路结构 图8-15中，5位移位寄存器可进行并入/并出或串入/串出操作，其输入端 为并行置数使能端，高电平有效。（1）当启动脉冲上升沿到达后，FF0 FF4 被清零，Q5 置1，Q5的高电平开启与门G2，时钟脉冲CP进入移位寄存器。在第一个CP脉冲作用下，由于移位寄存器的置数使能端 F已由0变1，并行输入数据ABCDE置入，QA 的低电平使数据寄存器的最高位 Q4置1，即 。D/A转换器将数字量1000转换为模拟电压 ，送入比较器C与输入模拟电压vI 比较，若 ，则比较器C输出vC 为1，否则为0，比较结果经数据寄存器送入D3 D0。（2）第二

16、个CP脉冲到来后，移位寄存器的串行输入端S为高电平，QA 由0变1，同时最高位QA的0移至次高位QB。于是数据寄存器的Q3由0变1，这个正跳变作为有效触发信号加到FF4的CP端，使vC的电平得以在Q4保存下来。此时，由于其他触发器无正跳变触发脉冲，vC的信号对它们不起作用。Q3变1后，建立了新的D/A转换器的数据，输入电压再与其输出电压 进行比较，比较结果在第三个时钟脉冲作用下存于Q3。（3）电路在CP脉冲的作用下依照（2）所述的过程重复工作，直到QE由1变0时，使触发器FF4的输出端 Q0产生由0到1的正跳变，做触发器FF1的CP脉冲，使上一次A/D转换后的vC电平保存于Q1。同时使Q5由1

17、变0后将G2封锁，一次A/D转换过程结束，电路的输出端D3D2D1D0 得到与输入电压vI 成正比的数字量。8.2.5 双双积分型分型A/D转换器器如图8-16所示为双积分型A/D转换器的电路结构。图8-16 双积分型A/D转换器1双双积分型分型A/D转换器的器的电路路结构构（1）积分器：积分器是转换器的核心部分，它的输入端所接开关S1由定时信号Qn控制。当Qn为不同电平时，极性相反的输入电压vI 和参考电压VREF 将分别加到积分器的输入端，进行两次方向相反的积分，积分时间常数 。（2）过零比较器（C）：过零比较器用来确定积分器输出电压vO 的过零时刻。当 时，比较器输出vC为低电平；当 时

18、，vC为高电平。比较器的输出信号接至时钟控制门（G）作为关门和开门信号。（3）计数器和定时器：它由 个接成计数型的触发器 FF0FFn 串联组成。触发器 FF0FFn 组成 n级计数器，对输入时钟脉冲CP计数，以便把与输入电压平均值成正比的时间间隔转变成数字信号输出。当计数到 2n个时钟脉冲时，FF0FFn 均回到0状态，而FFn 反转为1状态，后，开关S1 从位置A转接到B。（4）时钟脉冲控制门：时钟脉冲源标准周期 TC作为测量时间间隔的标准时间。当 时，与门打开，时钟脉冲通过与门加到触发器FF0 的输入端。2双双积分型分型A/D转换器的工作原理器的工作原理1）准备阶段）准备阶段 首先控制电

19、路提供CR信号使计数器清零，同时使开关 闭合，待积分电容放电完毕，再使 断开。2）第一次积分阶段）第一次积分阶段 在转换过程开始（）时，开关S1 与A端接通，正输入电压vI 加到积分器的输入端，积分器从0 V开始对vI 积分，可得输出电压为第一次积分结束时，积分器的积分时间T1 为第一次积分结束时，积分器的输出电压vO1 为第二次积分结束时，积分器的积分时间T2为第二次积分结束时，积分器的输出电压vO2为3）第二次积分阶段）第二次积分阶段 S1转接到B点时，具有与vI相反极性的基准电压-VREF 加到积分器的输入端；积分器开始进行第二次积分；当 时，积分器输出电压 ，比较器输出 ，时钟脉冲控制

20、门G被关闭，计数停止。于是有所以 若设在此期间计数器所累计的时钟脉冲个数为，则T2 也可表示为所以3双双积分型分型A/D转换器的波形分析器的波形分析如图8-17所示为双积分型A/D转换器各点的工作波形图。图8-17 双积分型A/D转换器各点的工作波形图8.2.6 A/D转换器的主要技器的主要技术指指标单片集成A/D转换器的转换精度是用分辨率和转换误差来描述的。1转换精度精度（1）分辨率说明A/D转换器对输入信号的分辨能力。A/D转换器的分辨率以输出二进制（或十进制）数的位数表示。从理论上讲，n位输出的A/D转换器能区分2n 个不同等级的输入模拟电压，能区分输入电压的最小值为满量程输入的 。在最

21、大输入电压一定时，输出位数愈多，量化单位愈小，分辨率愈高。（2）转换误差表示A/D转换器实际输出的数字量和理论上的输出数字量之间的差别。常用最低有效位的倍数表示。如给出相对误差 ，这就表明实际输出的数字量和理论上应得到的输出数字量之间的误差小于最低位的半个字。例例8.2.1 某信号采集系统要求用一片A/D转换集成芯片在1 s内对16个热电偶的输出电压分时进行A/D转换。已知热电偶输出电压范围为00.025 V（对应于0450温度范围），需要分辨的温度为0.1，试问应选择多少位的A/D转换器，其转换时间为多少？2转换时间解：对于从0450温度范围，信号电压范围为00.025 V，分辨的温度为0.

22、1，这相当于 的分辨率。12位A/D转换器的分辨率为 ，所以必须选用13位的A/D转换器。系统的取样速率为每秒16次，取样时间为62.5 ms。对于这样慢的取样，任何一个A/D转换器都可以达到。可选用带有S/H（取样保持）的逐次比较型A/D转换器或不带S/H的双积分式A/D转换器均可。8.2.7 集成集成A/D转换器及其器及其应用用如图8-18所示为ADC0804的引脚图及控制信号时序图。1ADC0804的引脚及使用的引脚及使用说明明（a）引脚图 （b）控制信号时序图图8-18 ADC0804 A/D转换器1）引脚名称）引脚名称VIN+，VIN-：ADC0804的两个模拟信号输入端，用以接收单

23、极性、双极性和差模输入信号。D7D0：A/D转换器数据输出端，该输出端具有三态特性，能与微机总线相连接。AGND：模拟信号地。DGND：数字信号地。CLKIN：外电路提供时钟脉冲输入端。CLKR：内部时钟发生器外接电阻端，与CLKIN端配合，可由芯片自身产生时钟脉冲，其频率为1/1.1RC。CS：片选信号输入端，低电平有效，一旦CS有效，表明A/D转换器被选中，可启动工作。WR：写信号输入，接受微机系统或其他数字系统控制芯片的启动输入端，低电平有效，当CS和WR同时为低电平时，启动转换。RD：读信号输入，低电平有效，当CS和RD同时为低电平时，可读取转换输出数据。INTR：转换结束输出信号，低

24、电平有效。输出低电平表示本次转换已经完成。该信号常作为向微机系统发出的中断请求信号。（1）转换时序。由图8-18（b）可知，ADC0804各控制信号的时序关系：当CS和WR同为低电平时，A/D转换器被启动，且在WR上升沿后100 S模数转换完成，转换结果存入数据锁存器，同时INTR自动变为低电平，表示本次转换已结束。若CS和RD同时为低电平，则数据锁存器三态门打开，数据信号送出，而在RD高电平到来后三态门处于高阻状态。2）使用说明）使用说明在使用时应注意以下几点。（2）零点和满刻度调节。ADC0804的零点无需调整。满刻度调整时，先给输入端加入电压VIN+，使满刻度所对应的电压值是 ，其中Vm

25、ax是输入电压的最大值，Vmin是输入电压的最小值。当输入电压VIN+值相当时，调整 端电压值使输出码为FEH或FFH。（3）参考电压的调节。使用A/D转换器时，为保证其转换精度，要求输入电压满量程使用，若输入电压动态范围较小，则可调节参考电压VREF，以保证小信号输入时ADC0804芯片8位的转换精度。（4）接地。模数、数模转换电路中要特别注意到地线的正确连接，否则干扰很严重，以致影响转换结果的准确性。A/D，D/A和S/H芯片上都提供了独立的模拟地（AGND）和数字地（DGND）。在线路设计中，必须将所有器件的模拟地和数字地分别相连，然后将模拟地与数字地仅在一点上相连接。如图8-19所示为

26、地线的正确连接方法。图8-19 正确的地线连接2ADC0804的典型的典型应用用如图8-20所示为单通道微机化数据采集系统的电路结构。图8-20 单通道微机化数据采集系统 现以程序查询方式为例，说明ADC0804在数据采集系统中的应用。p采集数据时，微处理器首先执行一条传送指令，且在指令执行过程中，微处理器在控制总线的同时产生CS1，WR1低电平信号，启动A/D转换器工作。pADC0804经100 s后将输入模拟信号转换为数字信号存于输出锁存器，并在INTR端产生低电平表示转换结束，并通知微处理器可来取数。p当微处理器通过总线查询到INTR为低电平时，立即执行输入指令，以产生CS，RD2低电平信号到ADC0804相应引脚，将数据取出并存入存储器中。Thank You!