昆明理工大学微机原理重点难点核心笔记(根据付老师课件整理-适用于昆工期末考和考研!!).pdf

《昆明理工大学微机原理重点难点核心笔记(根据付老师课件整理-适用于昆工期末考和考研!!).pdf》由会员分享，可在线阅读，更多相关《昆明理工大学微机原理重点难点核心笔记(根据付老师课件整理-适用于昆工期末考和考研!!).pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三代微处理器第三代微处理器（1978-1982）:16 位微处理器，如Intel 公司的 80868086、80286、Motorola 的 68000 和 Zilog 的 Z8000。集成度达 29000 万只晶体管，平均指令执行时间0.5us(200ns)，。从大型计算机到微型计算机，其基本结构属于冯冯.诺依曼结构诺依曼结构，即包括运算器、控制器、存储器、输入设备和输出设备 5 个组成部分。8 位带符号数能表示的数据范围为+127-128。二进制负数的反码就是机器数符号位保持不变，其余各位按位取反。8086CPU 是 16 位微处理器，内部对外有16 位数据总线。8086CPU 有 20

2、 位地址总线，直接寻址空间为1MB。8086有一个初级流水线结构，内部操作与对外操作具有并行性。8088CPU 是准 16 位微处理器，因为它的内部有16 位数据总线，但对外只有8 位数据总线。Bus Interface Unit,BIU BIU 总线接口部件总线接口部件由段寄存器、指令指针寄存器、总线控制逻辑、地址加法器、指令队列等单元组成。BIU 功能：地址形成、取指令、指令排队、读/写操作数、总线控制。IP 总是指向下一条将要执行的指令。当指令队列有 2 个或 2 个以上字节空时，BIU 会自动存取指令。Execution Unit,EU 执行部件执行部件 EUEU 的组成：算术逻辑单元

3、ALU、寄存器组、标志寄存器、暂存器、EU 控制电路。EU 的主要任务：指令译码、执行指令。指令顺序执行时，EU 和 BIU 是并行工作方式；若遇到转移指令、调用指令和返回指令时，要将指令队列中的指令作废，由 BIU 重新取转移目标地址中的新指令，EU 才能继续执行指令，并行操作将受到影响。8086CPU8086CPU 的的 BIUBIU 和和 EUEU 并行工作的过程：并行工作的过程：EU 的功能是执行指令。EU 从指令队列中取出指令编码，将其译码，发出相应的控制信息。控制数据在ALU 中进行运算，运算结果的特征保留在标志寄存器PSW 中。BIU 的功能是负责与存储器、I/O 端口传送信息。

4、当 EU 从指令队列中取走指令，指令队列出现空字节（8086 指令队列为 6 个字节中空出 2 个字节，8088 指令队列为 4 个字节空出 1 个字节）时，BIU 即从内存中取出后续的指令代码放入队列中；当EU 需要数据时，BIU 根据 EU 给出的逻辑地址，在地址加法器中完成20 位物理地址的计算，从指定的内存单元或外设中取出数据供 EU 使用；当运算结束时，BIU 将运算结果送入指定的内存单元和外设。当队列空时，EU 就等待直到有指令为止。CPU 内部可用来提供地址信息的寄存器都是16 位的，8086/8088 采用了段结构的内存管理的方法：20 位物理地址=段地址*16+偏移地址。AX

5、，AL(隐含)：在乘法指令中，存放乘数或乘积，在除法指令中存放除数或商。AH(隐含):在 LAHF 指令中，做目标寄存器。AL(隐含):在十进制运算指令中做累加器；在XLAT指令中作累加器用。BX(隐含):在 XLAT指令中作基址寄存器。CX(隐含):在 LOOP 指令和串操作指令中作计数器，可使程序指令简化，有利于提高程序的运行速度。DX(隐含):在做字乘/除法运算时，DX 存放乘积高位或被除数高位或余数。SI 存放源串在数据段内的偏移地址，DI 存放目的串在附加数据段内的偏移地址。当 CPU 取出指令代码的一个字节后，IP 自动加 1，指向指令代码的下一个字节。用户程序不能直接访问IP。指

6、令的物理地址=CS*16+IP。若最高位发生进位(或借位)则 CFCF=1，否则 CF=0。当运算结果低 8 位中含有偶数个 1 时，PFPF=1，否则 PF=0。结果的低 4 位向高 4 位有进位(或借位)，则 AFAF=1，否则 AF=0。若将 TF 置 1，8086/8088CPU 处于单步单步工作方式，CPU 每执行完一条指令，就会自动产生一次内部中断，使用户能1逐条跟踪程序。否则，将正常执行程序。DFDF=1(STD 指令)，地址指针自动减量，即由高地址向低地址进行串操作。8086/80888086/8088 芯片芯片：双列直插式封装。40 条引脚，部分引脚分时复用。最小模式最小模式

7、：单机系统，所有控制信号由8086 提供。最大模式最大模式：多处理机系统，系统所需的控制信号由8288 提供。在最小模式系统配置中，除了 8086CPU、存储器、I/O 接口芯片外，还要加入：1 片 8284A 作为 8086/8088 系统的时钟发生器：3片Intel 8282/8283或74LS373/74LS273作为地址锁存器，用以锁存当前的地址信号；2片Intel 8286/8287或 74LS245 作为数据收发器（总线收发器）。最大工作模式：系统中有两个或多个微处理器，其中有一个是主处理器8086，其它的处理器称为协处理器，它们协助主处理器工作。DEN(Data Enable)数

8、据允许信号，三态，输出。ALE(Address Latch Enable)地址锁存允许信号，输出。DT/R(Data Transmit/Receive)数据发送/接收控制信号。RESET(Reset)复位信号，高电平有效，输入，此信号至少保持4 个时钟周期以上的高电平，当RESET 变低电平时，CPU 执行重启过程，8086/8088 重启后，从地址 FFFF0H 开始执行指令，通常此地址放一条无条件转移指令，将入口转到引导和装配程序。HOLD(Hold Request)总线保持请求信号，输入，高电平有效，在最小模式系统中，HOLD 有效，表示其他共享总线的部件向 CPU 请求使用总线。要求直

9、接与存储器传送数据。HLDA(Hold Acknowledge)总线保持响应信号，输出，高电平有效，表示 CPU 允许让出总线使用权，并将三条总线置成高阻状态。总线请求部件获得总线使用权后，可进行总线操作（DMA 数据传送），总线使用完毕后使 HOLD无效，CPU 将 HLDA 置成低电平，收回总线使用权。80868086 与与 80888088 的区别：的区别：8086 为 16 位微处理器，而8088 是准 16 位微处理器，其内部运算为16 位，但外部数据总线是 8 位。从内部结构上：8086 的指令队列有 6 个字节，出现 2 个空闲字节，BIU 就访问存储器取指。8088 只有 4个

10、字节，只要指令队列出现1 个空闲字节，BIU 就会访问存储器取指。存储器组织8086 把 1MB 的内存空间分成两个部分：偶地址存贮单元和奇地址存贮单元，分别由A0 信号和 BHE 信号选通。8088 对整个内存空间不分奇偶。代码段寄存器 CS-存放当前代码段的段基址。数据段寄存器 DS-存放当前数据段的段基址。堆栈段寄存器 SS-存放当前堆栈段的段基址。附加段寄存器 ES-存放当前附加段的段基址。一旦这四个段寄存器的内容被设定，就规定了CPU 当前可寻址的段。8086 系统中的堆栈段堆栈段是由段定义语句在存储器中定义的一个段，堆栈段容量小于等于 64K 字节。段基址由堆栈寄存器 SS 指定，

11、栈顶由堆栈指针 SP 指定。当堆栈置空时，SP 指向栈底。堆栈地址由高向低增长，栈底设在存储器的高地址区。一个端口对应 I/OI/O 芯片内部的一个寄存器或一组寄存器。8086 允许 64K（65535 个）个 I/O 端口，用地址总线的低16 位 AD15AD0 对端口进行编址。8086 的时钟频率为 5MHZ，1 个时钟周期就是 200nS。典型的总线周期至少由 4 个 T 状态组成，分别以T1、T2、T3、T4 来表示，T1 状态：传送地址，T2-T4 状态：传送数据。8086CPU8086CPU 复位条件复位条件：RESET 信号脉冲宽度不低于 4 个时钟周期。T1T1 状态状态：输出

12、 20 位地址 A19A0。T2T2 状态状态：地址信息消失,A19-A16从地址信息变为状态信息S6-S3。T3T3 状态状态：CPU 采样 READY 信号，若无效，则CPU 插入 1 个或几个 Tw等待状态，直至 READY 有效，数据总线23位扩展法位扩展法-当存储芯片所能提供的数据位数不能满足存储器系统的字长要求时，采用位扩展法进行扩展。扩展方法：三总线对接：1、各芯片的数据线分别接到数据总线的各位上；2、各芯片的地址线并接在一起，连到相应的地址总线各位；3、各芯片的控制线并接在一起，连到相应的控制线上。偶地址由A0 做片选信号，数据为低8 位，基地址由 BHE 非做片选信号，数据为

13、高8 位。字扩展法字扩展法-用存储容量较小的芯片组成容量较大的存储器，扩大容量。扩展方法：1、各存储芯片片内地址线接到AB 上的低位。2、存储芯片的片选用 AB 的高位线来做。3、各存储芯片的数据线、控制线接法一致，均并接相应的总线上。I/OI/O 通信通信是计算机与外设间的交换数据（数字量、模拟量、开关量）、状态（准备就绪位、忙碌位、错误位）和控制命令（CPU 向接口发出的各种命令和控制字）的过程。计算机和外设之间信息交换存在：速度不匹配、信号电平不匹配、信号格式不匹配、时序不匹配。I/O 接口与外设交互三种信息时：均是通过DB 来完成，每个接口部件都包含一组寄存器。在进入端口时，不同的信息

14、进不同的寄存器（端口）。I/OI/O 接口接口把外围设备同微型计算机连接起来实现数据传送的控制电路称为“外设接口电路”，即 I/O 接口。I/OI/O端口端口I/O 接口中可以由 CPU 进行读或写的寄存器被称为“端口”。每个 I/O 端口有一个地址，即端口地址。CPU 对外设的访问实质上是对接口中相应端口进行访问。一般接口电路中要设置以下几种端口：1）数据端口：存放外设送往CPU 的数据以及 CPU 要输出到外设去的数据。2）状态端口：用来指示外设的当前状态。3）控制端口：用来存放CPU 向接口发出的各种命令和控制字。CPU 在同一时刻只能选中某一个I/O 端口，因此和存储器一样，也需要由译

15、码电路来形成I/O 端口地址。I/O 端口的编址方式有两种：存储器映像编址方式、I/O 单独编址方式。存储器映像编址方式存储器映像编址方式：把系统中的每一个I/O 端口都看作一个存储单元，并与存储单元一样统一编址，这样访问存储器的所有指令均可用来访问I/O 端口，这种寻址方式称为存储器映像的I/O 寻址方式。特点：占用存储空间、无专门的输入/输出指令、能用类型多、功能强的访问存储器指令，对I/O 设备进行方便、灵活的操作。I/OI/O 单独编址方式：单独编址方式：对系统中的输入输出端口地址单独编址，构成一个I/O 空间，它们不占用存储空间，而是用专门的指令来访问这种具有独立地址空间的端口。有专

16、门的I/O 指令，但 I/O 指令的功能没有访问存储器的指令强。接口的编址空间独立，不会对存储器空间造成影响。I/O 指令长度短，速度快。CPU 需提供能区分访问内存和访问I/O 端口的硬件引脚信号。8086/8088 微处理器采用 I/O 单独编址方式访问外设，用地址总线的低16 位（AD15AD0）来寻址I/O 端口，最多可访问 65536 个输入或输出端口。CPUCPU 与外设的数据传送方式与外设的数据传送方式：程序控制方式、中断方式、DMA 方式。程序控制方式程序控制方式，可分为：无条件传送、条件传送。无条件传送方式（同步传送方式）无条件传送方式（同步传送方式）：外设的各种动作时间已知

17、或固定的情况。程序设计简单，直接由输入/输出指令实现，软、硬件开销小。要求在任何时刻或固定时刻外设均已处在数据就绪或准备接收的状态。只适用于一些简单外设的操作，如 LED 显示器、开关等。往往需在 DB 上加缓冲器或锁存器。条件传送方式条件传送方式（查询式传送方式）（查询式传送方式），即先查询外设状态，然后执行输入/输出功能。外设的操作完全由 CPU控制，CPU 为主动，外设为被动。接口简便。CPU 要不断地查询外设的状态，当外设未准备好时，CPU 就只能循环等待，不能执行其它程序，这样就浪费了CPU 的大量时间，降低了主机的利用率。适用于以输出为主，CPU 自身处理的信息量不大的场合。中断方

18、式：中断方式：当外设准备好，向CPU 发出中断请求。CPU 在满足响应中断的条件下，发出中断响应信号。CPU 暂停当前程序，转去执行中断服务程序，完成与外设的数据传送。CPU 从中断服务程序返回，继续执行被中断的程序。CPU 与外设处于并行工作状态。CPU 无须检测外部状态，效率较高。可实现优先级控制。DMADMA 传送方式：传送方式：当外设需传送数据时，通过DMAC 向 CPU 发出总线请求。CPU 发出总线响应信号，释放总线。MAC 接管总线，控制外设、内存之间直接数据传送。外设和内存之间，直接进行数据传送，不通过CPU,传送效率高。适用于在内存与高速外设、或两个高速外设之间进行大批量数据

19、传送。电路结构复杂，硬件开销较大。4用于各部件之间传送信息的公共通路，称总线总线。总线分类 1.片级总线：地址、数据、控制总线。2.系统总线：板卡间的总线。3.外部总线：机器间的总线。CPU 在每条指令的最后一个T 周期去检测 INTR 引脚，若有中断请求，则在IF=1 的条件下，响应中断，向外设发出 INTA中断响应信号，并保护断点（当前CS、IP 和 FLAG 值入栈），继而转去执行中断服务子程序，中断服务程序执行完毕，返回原程序被中断处继续执行。中断响应过程中断响应过程：CPU 响应中断后，对中断接口电路发出两个中断响应信号INTA，中断接口电路收到第二个INTA后，通过数据线向CPU

20、送中断类型号。CPU 自动完成如下工作：1.CPU 从数据总线上读取中断类型号。2.Flags 进栈。3.标志 IF 清 0（关中断，屏蔽其它外部中断请求），标志 TF 清 0（关单步中断，以避免CPU 以单步方式执行中断处理子程序）。4.保护断点：当前CS 及 IP 进栈。5.根据中断类型号，查中断向量表，转中断服务子程序。6.中断处理程序结束后，从堆栈依次弹出IP，CS，Flags，返回断点处继续执行原来的程序。软件中断不受软件中断不受 IFIF 标志的影响。标志的影响。8086/8088 系统允许处理 256 类中断，对应中断类型号为0255。在存储器的 00000H 0003FFH，占用 1K 字节空间，用作存放中断向量。每个类型号占4 个字节，高2 个字节存放中断服务程序入口地址的段地址，低2 个字节存放该入口地址的段内偏移地址。还有两块芯片没有写，分别是 8255A、8259A，请自行脑补。另外就是三八译码器也很重要，内存的地址分配几乎是必考。学长只能帮助到这里了，请加油！（根据付老师课件整理，适用于昆工期末考和考研！（根据付老师课件整理，适用于昆工期末考和考研！）5