数字钟课程设计.pdf

《数字钟课程设计.pdf》由会员分享，可在线阅读，更多相关《数字钟课程设计.pdf（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、.数字钟课程设计数字钟课程设计设计目的设计目的进一步掌握各芯片的逻辑功能及使用方法。进一步掌握数字钟的设计方法和和计数器相互级联的方法。进一步掌握数字系统的设计和数字系统功能的测试方法。进一步掌握数字系统的制作和布线方法。设计要求设计要求设计指标数字钟具有显示时、分、秒的功能；有校时功能，可以分别对时及分进展单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前 10 秒进展蜂鸣报时，报时声音四低一高；并且要求走时准确。设计要求画出电路原理图或仿真电路图；元器件及参数选择，有相关原器件清单；制作要求 自行装配和调试，并能发现问题和解决问题。编写设计报告 写出设计与制作的全过程，附

2、上有关资料和图纸，有心得体会。总体概要设计总体概要设计数字钟实际上是一个对标准频率1HZ进展计数的计数电路。由于计数的起始时间不可能与标准时间如时间一致，故需要在电路上加一个校时电路，同时标准-优选.的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1 所示为数字钟的一般构成框图。图 1 数字钟的组成框图晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的 32768z 的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768z的高频方波信号经74LS4060和74LS250的二分频

3、的分频后得到 1Hz 的方波信号，可以供秒计数器进展计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，时个位和时十位计数器可以设计为 12 进制计数器或者 24 进制计数器，我们这里根据自己的意愿设计成 24 进制计数器。译码驱动电路译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管LED数码管和液晶LCD数码管，本设计采用的为数码管。-优选.各单元

4、模块设计和分析晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图 2 所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反应电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反应网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体 XTAL 的频率选为 327

5、68HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得 C1、C2分别为 20pF，和 200PF 当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于 CMOS 电路的输入阻抗极高，因此反应电阻R1可选为 20M。较高的反应电阻有利于提高振荡频率的稳定性。脉冲输出端图 2 晶体振荡器电路图分频器电路-优选.通常，数字钟的晶体振荡器输出频率较高，为了得到z 的秒信号输入，需要对振荡器的输出信号进展分频。通常实现分频器的电路是计数器电路，一般采用多级进制计数器来实现。例如，将 32767z 的振荡信号分频为Z 的分频倍数为 32767，即

6、实现该分频功能的计数器相当于极进制计数器。本实验中采用 CD4060 来构成分频电路。CD4060 在数字集成电路中可实现的分频次数最高，而且 CD4060 还包含振荡电路所需的非门，使用更为方便。4060 计数为最高为级进制计数器，可以将32767Z的信号分频为Z，而经过 74LS90 可以将它分为 1HZ 的信号。如图 3 所示，可以直接实现振荡和分频的功能。图 3 CD4046 和 74LS90 的分频电路图时间计数单元时间计数单元有时计数、分计数和秒计数等几个局部。时计数单元一般为 24 进制计数器计数器，其输出为两位 8421BCD 码形式；分计数和秒计数单元为进制计数器，其输出也为

7、 8421BCD 码。本实验采取了 74LS90 用两块芯片进展级联来产生 60 进制和 24 进制秒个位计数单元为进制计数器，无需进制转换，只需将0与1下降沿有效相连即可。0下降没效与Z 秒输入信号相连，3可作为向上的进位信号与十位计数单元的1相连。-优选.秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接，其中2可作为向上的进位信号与分个位的计数单元的0相连。分个位和分十位计数单元电路构造分别与秒个位和秒十位计数单元完全一样，也是分个位计数单元的3作为向上的进位信号应与分十位计数单元的0相连，分十位计数单元的2作为向上的进位信号应与时个位计数单元的0相连。60

8、 进制的连接如图 4 所示。时个位计数单元电路构造仍与秒或个位计数单元一样，但是要求，整个时计数单元应为 24 进制计数器，所以在两块 74LS90 构成的 100 进制中截取 24，就得在 24 的时候进展异步清零。24 进制计数功能的电路如图 5 所示。图 4 60 进制计数器电路图 5 24 进制计数器电路译码驱动及显示单元计数器实现了对时间的累计以 8421BCD 码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用 74LS47 作为显示译码电路，选用 74LS546 八段共阳 LED 数码管作为显示单元电路，如图 6 所示。图 6 译码

9、驱动和显示电路校时电源电路当重新接通电源或走时出现误差时都需要对时间进展校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进展人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。-优选.根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图7所示为所设计的校时电路。图 7 校正电路整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示

10、。根据要求，电路应在整点前 10 秒钟内开场整点报时，即当时间在 59 分 51 秒到 59分 59 秒期间时，报时电路报时控制信号。报时电路选 74HC30，作为选蜂鸣器为电声器件，选用 CC4016 模拟开关作控制，使蜂鸣器可以一响一停。如图 8 所示。电路的安装与调试在完成了理论设计的根底上，进展对自己设计不大肯定的电路，利用软件Multism进展模拟，根据成功与否再进展修正之后，开场电路的安装和调试。在拿到了工具的和器材之后，首先对各元器件进展测试，检查是否芯片存在问题。在确认没有问题之后，就可以按照布线方案来进展布线了。我的布线方案，首先安装驱动和计数模块。对译码驱动电路和计数电路同

11、时布线，但是，先只进展它的一个显示管和一块 74LS47 和一块 74LS90秒的个位安装，当验证产生的计数没有问题时，才尽一步对它进展扩展，安装秒的十位，分的个位和十位，以及时的个位和十位，并进展检验，为什么不安装完驱动模块再进展计数模块的安装呢？我-优选.认为这样可以方便我们的检验当然我的检验脉冲现在不一定是 1HZ 的，所以我利用面包板上自带的脉冲输出，当装完了那么一个庞大的电路后，一旦哪里出错，进展检查怎么说也是个难事。其次安装的是晶体振荡电路电路。按照理论设计和已经在 Multism 软件中验证过的电路进展安装，当然实际安装中有不可预见的问题可能发生，我才用示波器来观察，果然，象设计

12、和预料的那样，1HZ 的脉冲波形出现。再次安装的模块是校时模块。接出如图 7 的电路然后和计数模块相连接。在这个连接中，我们原来的设计的是采用单刀双制开关，但是由于在实验室没有这样的开关，我们的设计只好稍微做下修改，这样的设计我觉得在数字电子的设计中是常见的。一种典型的接法。最后要接的是正点报时电路。这个局部是我们平时没怎么实验和设计过的局部，说实际的，在做这个设计之前，心理真的没有底到底蜂明器是怎么工作的，怎样去驱动它才能让它正常工作。第一个在我脑海里产生的利用 555 接一个电子琴电路，再加上模拟开关来选择上下声音，理论上设计没问题，也对它包有很大的信心。但是在实习的过程中，在做这个人的时

13、候，到中午了，于是我回来了，我想利用Internet搜索点对自己的设计有用的信息来，偶尔的一个蜂明的电路启发了我，那就是现在如设计图纸中的那个报时电路。不过，先发现报时电路声音比拟的低，于是我决定见效电阻使声音适宜。完成了布线的过程之后，就是一个综合的测试，由于在各个模块的安装，布线的认真和有条理性，综合测试，一次成功，本人认为教为不错！而且就整个实验来说由于设计的原理时的态度的认真，严谨和对这次实习的重视，以及考虑问题的全面和方案的多样性，使得装配，布线，和调试几乎没有什么大问题难倒我，一切都还比-优选.拟的顺利和成功！记得在一个实验室一起做实验的同学中，我的实验是第一个完成的，综合测试成功

14、的那一刻，很兴奋！总结总结设计过程中遇到的问题及其解决方法。在检测面包板状况的过程中，出现本该相通的地方被断了的导线堵塞，用镊子将其挑出。在检测 74LS47 驱动电路的过程中发现有两个数码管显示的数字是没有规律的 不是从 0 到 9 的显示，正是由于我们布线的整齐简明，经过检查发现是74LS47 其中的两跟译码线与显示管脚连接出错，交换，就 OK 了！在连接晶振的过程中，晶振起振，但是输出的脉冲明显不是1HZ 的，对照设计电路检查，发现 CD4060 的输出管脚接错，接上 3 号管脚，一切 OK！。在制作报时电路的过程中，发现蜂鸣器在 57 分 59 秒的时候就开场报时，后经检测电路发现是由

15、于把 74HC30 芯片当 16 引脚的芯片来接，以至接线都错位，重新接线后能正常报时。在布置地线和 5V 电压线时，不甚把两线接到了一起，导致整个板没法工作。经认真的检查，排除了问题！设计体会设计体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的构造及掌握了各芯片的工作原理和其具体的使用方法。在连接六进制、十进制、六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。-优选.在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的 16 脚或 14 脚以及

16、接低电平的 7 脚或 8 脚，因此在实际的电路连接中往往容易遗漏。又例如 74HC390 芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反应线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的。在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。对该设计的建议对该设计的建议此次的数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉。总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。元器件清单元器件清单实验中所需的器材5V 电源。面包板 1 块。示波器。万用表。镊子 1 把。剪刀 1 把。拨线铨 1 把。-优选.导线 假设干共阳八段数码管 6 个。74LS90 芯片 7 块。74LS47 芯片 6 块。74LS51 芯片 1 块。74LS30 芯片 1 块。74LS08 芯片 1 块。74LS04 芯片 1 块。CD4060 芯片 1 块。CC4016 芯片 1 块。1K 电阻 1 个。100 电阻 6 个。10M 电阻 1 个。20p 电容 1 个。200p 电容 1 个。32.768k 时钟晶体 1 个。=130 的三极管。蜂鸣器。-优选