24进制计数器设计报告.pdf
《24进制计数器设计报告.pdf》由会员分享,可在线阅读,更多相关《24进制计数器设计报告.pdf(7页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、-1.1.设计任务设计任务1.1 设计目的1.了解计数器的组成及工作原理。2.进一步掌握计数器的设计方法和计数器相互级联的方法。3.进一步掌握各芯片的逻辑功能及使用方法。4.进一步掌握数字系统的制作和布线方法。5.熟悉集成电路的引脚安排。1.2 设计指标1.以 24 为一个周期,且具有自动清零功能。2.能显示当前计数状态。1.3 设计要求1.画出总体设计框图,以说明计数器由哪些相对独立的功能模块组成,标出各个模块之间互相联系,时钟信号传输路径、方向。并以文字对原理作辅助说明。2.设计各个功能模块的电路图,加上原理说明。3.选择适宜的元器件,利用multisim 仿真软件验证、调试各个功能模块的
2、电路,在接线验证时设计、选择适宜的输入信号和输出方式,在确定电路充分正确性同时,输入信号和输出方式要便于电路的测试和故障排除。4.在验证各个功能模块根底上,对整个电路的元器件和布线进展合理布局。5.打印 PCB 板,腐蚀,钻孔,插元器件,焊接再就对整个计数器电路进展调试。.计数器由计数器、译码器、显示器三局部电路组成,再由 555 定时器组成的多谐振荡器来产生方波,充当计数脉冲来作为计数器的时钟信号,计数结果通过译码器显示。图 1 所示为计数器的一般构造框图。.z.单时钟同步 24 进制计数器课程设计报告异步计清数CP零脉异计冲步数CP由清器零强 制 图 1电计 数 器 构 造 框 图计清 零
3、路数产生多谐荡电路器3.1 555译码驱译动码驱动十位数码显个示位管位数码示像 图 2555 电 路3.2计数器电路集成计数芯片一般都设置有清零输入端和置数输入端,而且无论是清零还是置数都有同步和异步之分。有的集成计数器采用同步方式,即当CP 触发沿到来时才能完成清零或置数任务;有的集成计数器则采用异步方式,即通过触发器的异步输入端来直接实现清零或置数,与 CP 信号无关。本设计采用异步清零。由 2 片十进制同步加法计数器 74LS160图 2-1-1、一片与非门 74LS00图 2-1-2和相应的电阻、开关。由外加送来的计数脉冲由 555 电路产生送入两个计数器的 CLK 端,电路在计数脉冲
4、的作用下按二进制自然序依次递增 1,当个位计数到 9 时,输出进位信号给十位充当使能信号进位。当计数到 24,这显示器个位输出 0010也就是 4,显示器十位输出 0010 也就是 2,显示器十位计数器只有 QC 端有输出,显示器个位计数器只有 QB 端有输出,将十位的 QC、个位的 QB 端接一个二输入与非门,与非门输出一路送入十位计数器的清零端,一路送入个位计数器的清零端,将整个电路清零,完成周期为 24 的计数。2555 多谐振荡电路由 NE555P 芯片、电阻和电容组成。由 NE555P 的 3 脚输出方波。(555)-3.3 译码和显示电路由 2 个 74LS48 和 2 个数码管组
5、成驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。数码管通常有发光二极管LED数码管和液晶LCD数码管,本设计提供的为 LED 数码管。3.4 强制清零按下复位开关使两计数器的CR端强制为低电平从而进展强制清零。4 4系统设计仿真系统设计仿真根据计数器的一般构造框图,我们通过查阅资料书和上网查询,了解不同元件的功能和实用性,考虑性价比后,制作出的计数器的原理图,如图 3 所示。图 3计 数 器 电路 原 理 图1设计原理图中各功能元件的引脚图或逻辑功能图的分析如下所示:174LS48:七段显示译码器的主要功能是把 8421B 码
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 24 计数器 设计 报告
限制150内