卷积码实验报告.pdf
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《卷积码实验报告.pdf》由会员分享,可在线阅读,更多相关《卷积码实验报告.pdf(5页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、卷积码实验报告卷积码实验报告XX大学XX学院电子与信息工程学院信道编码课程设计报告 课设名称 卷积码编译及译码仿真 学生姓名学号同组人专业班 级 通信 指导教师一、实验名称 基于*”好的卷积码编码及译码仿 真二、实验目的卷积码是一种性能优越的信道编码。它的编码器和 译码器都比较容易实现,同时它具有较强的纠错能力。随着纠错编码 理论研究的不断深入,卷积码的实际应用越来越广泛。本实验简明地介绍了卷积码的编码原理和Viterbi译码原理。并在模块设计 中,完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿 真。最后,通过在仿真过程中分别改变卷积码的重要参数来加深理解 卷积码的这些参数对卷积码的
2、误码性能的影响。经过仿真和实测,并 对测试结果作了分析。三、实验原理2、卷积码编码原理卷积码是一种性能优越的信 道编码,它的编码器和解码器都比较易于实现,同时还具有较强的纠 错能力,这使得它的使用越来越广泛。卷积码一般表示为(n;k.K)的形 式,即将k个信息比特编码为n个比特的码组,K为编码约束长度,说明编码过程中相互约束的码段个数。卷积码编码后的n各码元不 经与当前组的k个信息比特有关,还与前K-1个输入组的信息比特 有关。编码过程中相互关联的码元有K*n个。R二k/n是编码效率。编码效率和约束长度是衡量卷积码的两个重要参数。典型的卷积码一 般选n,k较小,K值可取较大(10),但以获得简
3、单而高性能的卷积码。卷积码的编码描述方式有很多种:冲激响应描述法、生成矩阵描 述法、多项式乘积描述法、状态图描述,树图描述,网格图描述等。2、卷积码Viterbi译码原理卷积码概率译码的基木思路是:以接 收码流为基础,逐个计算它与其他所有可能岀现的、连续的网格图路 径的距离,选出其中可能性最大的一条作为译码估值输出。概率最大 在大多数场合可解释为距离最小,这种最小距离译码体现的正是最大 似然的准则。卷积码的最大似然译码与分组码的最大似然译码在原理 上是一样的,但实现方法上略有不同。主要区别在于:分组码是孤立地 求解单个码组的相似度,而卷积码是求码字序列之间的相似度。基于 网格图搜索的译码是实现
4、最大似然判决的重要方法和途径。用格图描 述时,由于路径的汇聚消除了树状图中的多余度,译码过程中只需考 虑整个路径集合中那些使似然函数最大的路径。如果在某一点上发现 某条路径己不可能获得最大对数似然函数,就放弃这条路径,然后在 剩下的“幸存”路径中重新选择路径。这样一直进行到最后第L级(L为发送序列的长度)。由于这种方法较早地丢弃了那些不可能的路径,从而减轻了译码的量,Viterbi译码正是基于这种想法。对于(n.k,K)卷积码,其网格图中共2kL种状态。由网格图的前K-1条连续支路 构成的路径互不相交,即最初2k_l条路径各不相同,当接收到第K条支路时,每条路径都有2条支路延伸到第K级上,而第
5、K级上 的每两条支路又都汇聚在一个节点上。在Viterbi译码算法中,把汇 聚在每个节点上的两条路径的对数似然函数累加值进行比较,然后把 具有较大对数似然函数累加值的路径保存下来,而丢弃另一条路径,经挑选后第K级只留下2K条幸存路径。选出的路径同它们的对数 似然函数的累加值将一起被存储起来。由于每个节点引出两条支路,因此以后各级中路径的延伸都增大一倍,但比较它们的似然函数累加 值后,丢弃一半,结果留存下来的路径总数保持常数。由此可见,上 述译码过程中的基本操作是,“加-比-选”,即每级求出对数似然函数 的累加值,然后两两比较后作岀选择。有时会出现两条路径的对数似 然函数累加值相等的情形,在这种
6、情况下可以任意选择其中一条作为。幸存”路径。卷积码的编码器从全零状态出发,最后又回到全零状态时所输出 的码序列,称为结尾卷积码。因此,当序列发送完毕后,要在网格图 的终结处加上(KJ)个己知的信息作为结束信息。在结束信息到来 时,由于每一状态中只有与己知发送信息相符的那条支路被延伸,因 而在每级比较后,幸存路径减少一半。因此,在接收到(KJ)个己 知信息后,在整个网格图中就只有唯一的一条幸存路径保留下来,这 就是译码所得的路径。也就是说,在己知接收到的序列的情况下,这 条译码路径和发送序列是最相似的。3、MATLAB仿真在本次实验中,主要是利用仿真模块对 卷积码的编码及viterbi译码的全过
7、程进行了设计,仿真框图如 下:图1卷积码的仿真框图基本设计思路是:先由Bernoulli BinaryGenerator(贝努利二进制序列产生器)产生一个0,1等概序列,经过Convolutional Encoder(卷积编码器)对输入的二进制序列 进行卷积编码,并用BPSK调制方式调制信号。加入信道噪声(高斯 白噪声)后再经H BPSK解调制后送入Viterbi Decoder(Viterbi译码 器)进行硬判决译码。最后经过Error Rate Calculation(误码统计)后由Display(显示)输出。然后通过Selector(数据选通器)将结果 输出到To workspace(工
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 卷积码 实验 报告
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内