《微机原理与应用教学资料》第一、二章(课件).ppt

《《微机原理与应用教学资料》第一、二章(课件).ppt》由会员分享，可在线阅读，更多相关《《微机原理与应用教学资料》第一、二章(课件).ppt（64页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1第一章第一章 概概 述述 电气学院学习部资料库2本章知识点本章知识点 微型计算机的特点及分类微型计算机的特点及分类 微型计算机面向总线结构微型计算机面向总线结构微型计算机系统的三层结构微型计算机系统的三层结构电气学院学习部资料库3 一计算机发展过程电子管计算机：电子管计算机：19461946年年晶体管计算机：晶体管计算机：19581958年年集成电路计算机：集成电路计算机：19651965年年大规模集成电路计算机：大规模集成电路计算机：19711971年年微电子技术在计算机技术中起基础支微电子技术在计算机技术中起基础支撑作用撑作用电气学院学习部资料库4 二计算机分类根据体积、性能、价格分为：

2、根据体积、性能、价格分为：微型计算机微型计算机$200$20000；personal computer；workstation；portable computer小型计算机小型计算机$100,000；专用性比较强，常用于分布式数据处理；专用性比较强，常用于分布式数据处理中型计算机中型计算机$500,000$5,000,000；体积约为汽车大小，用于特大型或超；体积约为汽车大小，用于特大型或超大型数据库处理大型数据库处理巨型计算机巨型计算机Super-computer$5,000,000$20million，体积房间大小，特殊用途：，体积房间大小，特殊用途：全球天气预报、卫星发射等全球天气预报、

3、卫星发射等系统结构和工作原理都一样，包含：系统结构和工作原理都一样，包含：CPUCPU、MemoryMemory、I/OI/O三结构三结构 巨型计算机巨型计算机多个微处理器并行运行多个微处理器并行运行电气学院学习部资料库5特点：体积小、重量轻、可靠性高、结构灵活、应用面广特点：体积小、重量轻、可靠性高、结构灵活、应用面广 由由micro-processormicro-processor（CPUCPU）决定性能）决定性能1 1、微型机以、微型机以micro-processormicro-processor处理的处理的 字长作为分类标准字长作为分类标准2 2、micro-processormicr

4、o-processor的种类：的种类：4 4、8 8、16 16、3232、6464位位位数越多，其指令功能越强，处理的速度位数越多，其指令功能越强，处理的速度越快越快三微型计算机的分类电气学院学习部资料库6微处理器的发展微处理器的发展v第一代微处理器第一代微处理器 4位和位和8位位v第二代微处理器第二代微处理器 8位位v第三代微处理器第三代微处理器 16位位v第四代微处理器第四代微处理器 32位位8038680486v第五代微处理器第五代微处理器 64位位PentiumPentium ProPentium 2Pentium 3Pentium 4电气学院学习部资料库7四、微处理器、微型计算机、

5、微型计算机系统1、微处理器、微处理器micro-processor or CPU：运算、控制功能；是微型计算机的核心运算、控制功能；是微型计算机的核心ALU：算：算术逻辑术逻辑运算部件运算部件累加器和累加器和寄存器寄存器组组：保存参加运算数据及中：保存参加运算数据及中间结间结果、存果、存放地址（掉放地址（掉电则电则无）无）指令指针寄存器指令指针寄存器IP：指向要执行的下一条指令的偏移地：指向要执行的下一条指令的偏移地址址段寄存器段寄存器：给出存储单元的段地址：给出存储单元的段地址时序和时序和控制部件控制部件：产产生生协调协调微机各部件微机各部件间间工作的信号工作的信号内部内部总线总线：用于：用

6、于CPU内部各部件信号内部各部件信号传递传递电气学院学习部资料库82、微型计算机微型计算机CPU：Central Processing Unit中央中央处处理理单单元元 Memory：用于存用于存储储微型微型计计算机程序和算机程序和计计算用数据算用数据 I/O Interface：连连接外部接外部设备设备与微型与微型计计算机算机 System Bus：用于用于计计算机各部件算机各部件间传间传送数据送数据说明：说明：、总线：一组受逻辑控制，用于计算机各部件之间传、总线：一组受逻辑控制，用于计算机各部件之间传递信号的公共信号线；信号线条数称为总线宽度递信号的公共信号线；信号线条数称为总线宽度 、微

7、型计算机采用面向总线的结构，变微机各部件间、微型计算机采用面向总线的结构，变微机各部件间的一一对应为各部件对总线的多对一对应，大大提高的一一对应为各部件对总线的多对一对应，大大提高了微机可扩展能力了微机可扩展能力 电气学院学习部资料库9总线分类（按传送信息分）：总线分类（按传送信息分）：AB地址总线：地址总线：Address Bus；20位位（以（以8086为例）为例）单向：只能由单向：只能由CPU Memory、I/O Interface；DB数据总线：数据总线：Data Bus 双向、双向、16位位CB控制总线：控制总线：Control Bus；双向、；双向、8位位电气学院学习部资料库10

8、3、微型计算机系统：微型计算机微型计算机系统：微型计算机+I/O+I/O设备设备+软件软件（系统、应用软件）（系统、应用软件）图图1-3五、单片机：五、单片机：CPU+ROMCPU+ROM（RAMRAM）+I/O Interface+I/O Interface 集成于一硅片集成于一硅片上，构成控制系统上，构成控制系统 单板机：单板机：CPU+Memory+I/O Interface+I/OCPU+Memory+I/O Interface+I/O设备，设备，装配在一块印刷板上装配在一块印刷板上六、微型计算机应用（自学）六、微型计算机应用（自学）电气学院学习部资料库11v计算机数据格式（自学）计算

9、机数据格式（自学）数制数制 二进制二进制B，十进制，十进制D，十六进制，十六进制H计算机数据格式计算机数据格式 补码，补码，BCD(压缩型，非压缩型），压缩型，非压缩型），ASCII数据类型数据类型 字节（字节（Byte），字（），字（word），双字（），双字（Double word）电气学院学习部资料库12第二章第二章 8086微处理器微处理器 电气学院学习部资料库131 1、80868086编程结构（存储器编程结构（存储器M M物理地址的形成，物理地址的形成，EUEU中寄存器中寄存器R R组）组）2 2、80868086最小工作模式最小工作模式3 3、80868086系统复位、总线操作系

10、统复位、总线操作 重点电气学院学习部资料库142 21 80861 8086的编程结构的编程结构一、一、8086的编程结构的编程结构 由于微机采用面向总线结构，所以从功能块的角度由于微机采用面向总线结构，所以从功能块的角度8086可分为：可分为：执行部件执行部件EU：Execution Unit 总线接口部件总线接口部件BIU：Bus Interface Unit电气学院学习部资料库15图图2.1寄存器阵列寄存器阵列ALU及暂存及暂存器器标志寄存器标志寄存器EU控制器控制器/16位段寄存位段寄存器器16位指令指位指令指针寄存器针寄存器IP20位地址加位地址加法器法器总线控制电总线控制电路路6字

11、节指令流字节指令流队列队列/16161616数据及操作数数据及操作数数据及操作数数据及操作数指令码指令码指令码指令码20202020多路复用多路复用多路复用多路复用地址地址地址地址/数据总线数据总线数据总线数据总线M MI/OI/OEUEUEUEUBIUBIUBIUBIU电气学院学习部资料库16说明说明：1、在访问、在访问Memory、I/O Interface时，地址加法器时，地址加法器把把16位段位段基地址和基地址和16位偏移地址求和，产生物理地址（位偏移地址求和，产生物理地址（20位），经位），经总线控制电路实现访问总线控制电路实现访问2、EU控制器负责从指令流队列取得指令，译码，并生成

12、作用控制器负责从指令流队列取得指令，译码，并生成作用于于EU各部件的控制信号，译码同时修改各部件的控制信号，译码同时修改IP3、在控制信号作用下，、在控制信号作用下，ALU对从寄存器阵列或者内存中取得对从寄存器阵列或者内存中取得的数据进行运算，计算结果输出时，要先送到暂存器，并的数据进行运算，计算结果输出时，要先送到暂存器，并对标志寄存器（对标志寄存器（Flag Register）产生影响）产生影响4、取指令：送地址、取指令：送地址 访问内存访问内存 指令队列指令队列 取指令码取指令码 执行指令：取数据执行指令：取数据 计算计算 送数据送数据电气学院学习部资料库17二、二、BIU的组成的组成v

13、4 4个个1616位段寄存器：用于存储段地址位段寄存器：用于存储段地址 CSCS：Code Segment代码段，用来存放当前正在运行的指令 DSDS：Data Segment数据段，用来存放当前运行程序所用的数据 SSSS：Stack堆栈段，指出堆栈所在区域 ESES：Extended附加段，由程序员决定用途 v1 1个个1616位指令指针寄存器位指令指针寄存器IPIP：用于指出程序的：用于指出程序的进程，指向存放下一条要执行的指令的偏移进程，指向存放下一条要执行的指令的偏移地址，用户一般不能对此修改地址，用户一般不能对此修改电气学院学习部资料库18v1 1个个2020位地址加法器位地址加法

14、器：用于形成：用于形成MemoryMemory、I/O I/O InterfaceInterface的物理地址的物理地址v6 6字节指令队列字节指令队列ISQISQ（Instruction Stream QueueInstruction Stream Queue）v总线控制逻辑总线控制逻辑电气学院学习部资料库191 1、存储器的分段管理、存储器的分段管理、问题的提出问题的提出：若：若CPUCPU要访问要访问M M、I/OI/O，首先需要，首先需要CPUCPU计算出相应的地址，计算出相应的地址，由于由于AB=20AB=20根，其存储空根，其存储空间最大为间最大为2 22020=1MB=1MB，但

15、，但CPUCPU内部所有的内部所有的R R都是都是1616位位R R，即其能给定的地址最大为即其能给定的地址最大为2 21616=64kB=64kB解决方法解决方法：把：把M M分为几段，每段容量最大为分为几段，每段容量最大为64kB64kB，最小最小16B16B，用，用2 2个个R R分别指出段基址及段内偏移地址分别指出段基址及段内偏移地址两个特征两个特征：64KB 起始地址能被起始地址能被16整除整除电气学院学习部资料库20、逻辑地址、物理地址逻辑地址、物理地址逻辑地址逻辑地址=段基址：偏移地址段基址：偏移地址，程序设计时采用。，程序设计时采用。用于存储段地址的用于存储段地址的R R：CS

16、CS、DSDS、ESES、SSSS 用于存储偏移地址的用于存储偏移地址的R R：BXBX、BPBP、SPSP、SISI、DIDI、IPIP物理地址物理地址：由地址加法器依据逻辑地址计算出的，直：由地址加法器依据逻辑地址计算出的，直接指出内存位置，接指出内存位置，是是CPUCPU访问存储器的实际寻址地址访问存储器的实际寻址地址，编程者无须考虑（自动形成），但扩展存储器时必编程者无须考虑（自动形成），但扩展存储器时必须考虑。须考虑。电气学院学习部资料库21、计算转换原则：、计算转换原则：物理地址物理地址=段地址段地址*16*16+偏移地址偏移地址 例：例：CSCS：IP=2000HIP=2000H

17、：1000H 1000H 物理地址为物理地址为20000H+1000H=21000H20000H+1000H=21000H CS CS：IP=21AFHIP=21AFH：BCA4H BCA4H 物理地址为物理地址为21AF0H+BCA4H=2D794H21AF0H+BCA4H=2D794H*一个逻辑段的偏移地址一定是从一个逻辑段的偏移地址一定是从0000H0000H开始开始电气学院学习部资料库22地址生成器CS左移4位20位+地址加法器CS16位物理地址20位IPIP或偏移地址电气学院学习部资料库232 2、6 6字节指令队列缓冲器字节指令队列缓冲器ISQISQv作用：暂存未执行指令，使得作用

18、：暂存未执行指令，使得EU与与BIU可以非同步可以非同步工作，减少了工作，减少了EU取指令等待时间，提高了取指令等待时间，提高了CPU的利的利用率用率v说明：当指令队列空出说明：当指令队列空出2个字节时，个字节时，BIU自动通过控自动通过控制电路从制电路从M中取得后续指令代码补充入中取得后续指令代码补充入ISQ；当执行；当执行跳转指令时，自动清空跳转指令时，自动清空ISQI1I2I3I4I5I6电气学院学习部资料库243 3、BIUBIU与与EUEU的动作协调的动作协调、协调的必要性：、协调的必要性：EUEU与与BIUBIU非同步工作非同步工作、如何协调：、如何协调：a a、EUEU从从BIU

19、BIU的的ISQISQ取指令执行，无须通过取指令执行，无须通过BIUBIU访问访问M M、I/OI/O b b、EUEU执行指令时，若须从执行指令时，若须从M M或或I/O InterfaceI/O Interface取得数据时，取得数据时，EUEU向向BIUBIU发出总线请求访问信号，进入总线周期，数发出总线请求访问信号，进入总线周期，数据由据由M M、I/O BIU EUI/O BIU EU电气学院学习部资料库25EUEUEUEU与与与与BIUBIUBIUBIU的协同工作的协同工作的协同工作的协同工作在一条指令的执行过程中可以取出下一条（或多条）在一条指令的执行过程中可以取出下一条（或多条

20、）指令，指令指令，指令 在指令队列中排队在指令队列中排队在一条指令执行完成后，就可以立即执行下一条指在一条指令执行完成后，就可以立即执行下一条指令，减少令，减少CPUCPU为取指令而等待的时间，提高为取指令而等待的时间，提高CPUCPU的的利用率和整个运行速度利用率和整个运行速度电气学院学习部资料库26三、EU的组成1 1、4 4个个1616位通用寄存器位通用寄存器：AXAX、BXBX、CXCX、DX DX 可进行可进行1616位或高位或高8 8位、低位、低8 8位的独立访问位的独立访问2 2、4 4个个1616位专用寄存器：位专用寄存器：BP BP：Base Pointer Base Poi

21、nter 基址指针寄存器基址指针寄存器 SPSP：Stack Pointer Stack Pointer 堆栈指针寄存器堆栈指针寄存器 SI SI：Source Indexed Source Indexed 源变址寄存器源变址寄存器 DI DI：Destination Indexed Destination Indexed 目的变址寄存器目的变址寄存器 以上以上8 8个寄存器的用法、特殊用法，结合指令和寻址方式部个寄存器的用法、特殊用法，结合指令和寻址方式部分介绍，最后以小结的形式给出分介绍，最后以小结的形式给出电气学院学习部资料库273 3、1616位标志寄存器位标志寄存器FLAGSFLAG

22、Sv唯一能按位操作的寄存器唯一能按位操作的寄存器v只定义了其中只定义了其中9位，另外位，另外7位未定义（不用）位未定义（不用）6位位状态标志：状态标志：OF、SF、ZF、PF、CF、AF 标识标识ALUALU的计算结果，计算机根据计算，结果自动设置的计算结果，计算机根据计算，结果自动设置3位位控制标志：控制标志：DF、IF、TF 人为预先设置人为预先设置1515141413131212111110109 98 87 76 65 54 43 32 21 10 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCF电气学院学习部资料库28、状态标志：、状态标志：OF OF：溢出

23、标志位：溢出标志位 OF=1OF=1，溢出，溢出 SF SF：符号标志位：符号标志位 SF=1SF=1，负数，负数 ZF ZF：全零标志位：全零标志位 ZF=1ZF=1，结果为，结果为0 0 CF CF：进位标志位：进位标志位 CF=1CF=1，最高位向前有进、借位，最高位向前有进、借位 AF AF：辅助进位标志位：辅助进位标志位 AF=1AF=1，D3D3、D4D4之间有进、借位之间有进、借位 PF PF：奇偶校验标志位：奇偶校验标志位 PF=1PF=1，低，低8 8位中位中“1”1”的个数是偶数的个数是偶数、控制标志、控制标志 DF DF：方向标志位：方向标志位 DF=1DF=1，地址减，

24、地址减 IF IF：中断标志位：中断标志位 IF=1IF=1，允许，允许CPUCPU响应可屏蔽中断响应可屏蔽中断 TF TF：单步标志位：单步标志位 TF=1TF=1，CPUCPU每执行完一条指令，自动每执行完一条指令，自动 产生一次内部中断产生一次内部中断1515141413131212111110109 98 87 76 65 54 43 32 21 10 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCF电气学院学习部资料库294、有符号计算（补码）及标志位的动作例例1 1：20-3020-30补补=20=20补补+-30+-30补补 =00010100B+111

25、00010B=11110110B=-10=00010100B+11100010B=11110110B=-10补补 则：则：CF=0CF=0，PF=1PF=1，AF=0AF=0，ZF=0ZF=0，SF=1SF=1，OF=0OF=0例例2 2：-66-92-66-92补补=-66=-66补补+-92+-92补补=10111110B+10100100B=10111110B+10100100B 1011 1110B 1011 1110B +1010 0100B +1010 0100B 1,0110,0010B 1,0110,0010B 则：则：CF=1CF=1，AF=1AF=1，SF=0SF=0，PF

26、=0PF=0，ZF=0ZF=0，OF=1OF=1说明：说明：OF=1OF=1表示溢出表示溢出,-66-92=-158-128,-66-92=-158-128电气学院学习部资料库30四、总线周期四、总线周期 1 1、时钟周期（或、时钟周期（或T T状态）状态）基本定时单元基本定时单元 t=1/f t=1/f 其中其中f f：CPUCPU的工作主频的工作主频 例：例：f=5MHz,t=200nsf=5MHz,t=200ns 2 2、总线周期、总线周期 CPUCPU完成一次访问完成一次访问M M，I/OI/O操作所需要的时钟周期操作所需要的时钟周期 当当CPUCPU和和M M、I/OI/O之间有数据

27、传输时，之间有数据传输时，CPUCPU执行总线周期，至少包执行总线周期，至少包括括T1T1、T2T2、T3T3、T4T4四个状态，有时候还包括四个状态，有时候还包括n n个个TwTw等待状态（等待状态（T3T3，T4T4之间）之间）3 3、空闲周期、空闲周期TiTi 若若CPUCPU不访问不访问M M、I/OI/O，且，且ISQISQ不取指令，总线相应为空闲状态；不取指令，总线相应为空闲状态；此时，此时，CPUCPU对总线进行空操作，但对总线进行空操作，但CPUCPU内部操作仍然进行，内部操作仍然进行，EUEU在工在工作，即作，即BIUBIU对对EUEU的等待的等待 4 4、指令周期、指令周期

28、 执行一条指令所需要的时间，由几个时钟周期组成，参见附表执行一条指令所需要的时间，由几个时钟周期组成，参见附表A A电气学院学习部资料库312.2 80862.2 8086引腿信号及工作模式引腿信号及工作模式1616位微处理器所具有的特点：位微处理器所具有的特点：引脚功能复用引脚功能复用单总线、累加器单总线、累加器可控三态可控三态总线分时复用总线分时复用参见图参见图2.3 2.3 引腿编号规则：上缺口、放人左手边、逆时针方向引腿编号规则：上缺口、放人左手边、逆时针方向 注意：箭头方向代表输入、输出方向注意：箭头方向代表输入、输出方向 ，有单向、双，有单向、双向之分向之分电气学院学习部资料库32

29、一、一、80868086工作模式工作模式 根据根据80868086芯片构成的系统中是否直接使用芯片构成的系统中是否直接使用80868086控制信号，分为两种工作模式：控制信号，分为两种工作模式：最小模式：最小模式：单个微处理器，系统所需控制信号单个微处理器，系统所需控制信号由由8086 8086 CPUCPU提供提供 最大模式：最大模式：多个微处理器；系统所需控制信号多个微处理器；系统所需控制信号由由82888288总线控制器提供总线控制器提供电气学院学习部资料库33二、二、80868086的引腿信号（最小工作模式）的引腿信号（最小工作模式）1 1、GNDGND、VCCVCC：接地信号、工作电

30、源信号接地信号、工作电源信号 VCCVCC接接+5V+5V2 2、ADAD1515 ADAD0 0：A/DA/D复用线，双向信号线复用线，双向信号线 分时使用（分时使用（T1:T1:低低1616位地址信号位地址信号 A A1515A A0 0 ；T2 T2T4T4：数据信号：数据信号D D有效）有效）3 3、A A1919/S/S6 6A A1616/S/S3 3：A/SA/S复用线，单向信号线复用线，单向信号线 分时使用（分时使用（T1T1：高：高4 4位地址信号位地址信号A A1919A A1616；T2 T2T4T4：状态信号：状态信号S)S)S S6 6=0=0，表明，表明808680

31、86当前连在总线上当前连在总线上 S S5 5=0=0，表明取，表明取IFIF标志的状态标志的状态 S S4 4、S S3 3的组合指示正在使用哪一个段寄存器的组合指示正在使用哪一个段寄存器(参见表参见表2-2-3 3）电气学院学习部资料库344 4、CLKCLK：时钟输入，由时钟输入，由82848284时钟发生器产生，是微机时钟发生器产生，是微机系统定时信号系统定时信号5 5、ALEALE：地址锁存允许信号，高电平有效，做为地址锁存允许信号，高电平有效，做为82828282地址锁存器的输出选通信号，用来确保锁存的是地地址锁存器的输出选通信号，用来确保锁存的是地址信号，不能悬空址信号，不能悬空

32、6 6、MN/MXMN/MX：最小最小/最大工作模式选择信号最大工作模式选择信号 MN/MX MN/MX =1=1，最小模式，最小模式 MN/MX MN/MX =0=0，最大模式，最大模式7 7、：高：高8 8位数据总线允许位数据总线允许/状态信号状态信号 分时使用分时使用(T1(T1：，低电平有效；，低电平有效；T2T2T4T4：S S7 7)8 8、NMINMI：不可屏蔽中断请求信号，上升沿触发：不可屏蔽中断请求信号，上升沿触发电气学院学习部资料库359 9、INTRINTR：可屏蔽中断请求信号，：可屏蔽中断请求信号，电平触发或边沿触电平触发或边沿触发发,高电平有效高电平有效 CPU CP

33、U在执行每条指令的最后一个时钟周期对在执行每条指令的最后一个时钟周期对INTRINTR信信号进行采样号进行采样1010、：中断响应信号，输出信号：中断响应信号，输出信号,低电平有效低电平有效 若若CPUCPU允许中断，则在允许中断，则在T2T2、T3T3、TwTw状态，状态，CPUCPU发出发出两个连续两个连续 负脉冲给外设负脉冲给外设1111、：读信号，低电平有效，：读信号，低电平有效，1212、：写信号，低电平有效，由：写信号，低电平有效，由CPU T2CPU T2T4T4发出发出信号信号1313、：=1=1，表示对存储器操作，表示对存储器操作 =0=0，表示对，表示对I/O Interf

34、aceI/O Interface操作操作电气学院学习部资料库361414、READYREADY：“准备好准备好“信号，输入信号，输入,高电平有效。高电平有效。作用：解决作用：解决CPUCPU与外设之间数据传送速度不匹配的问题，与外设之间数据传送速度不匹配的问题，CPUCPU在在T3T3状态对此采样，状态对此采样，=1=1，表示外设准备好了，接着进入，表示外设准备好了，接着进入T4T4状态进行数据传送状态进行数据传送 =0=0，表示外设未准备好，在，表示外设未准备好，在T3T3、T4T4之间插入之间插入n n个个TwTw，直到，直到READY=1READY=1，进入，进入T4T41515、：数据

35、允许信号，输出：数据允许信号，输出,低电平有效低电平有效 作用：用做数据总线驱动器作用：用做数据总线驱动器82868286的选通信号，目的是增加数的选通信号，目的是增加数据总线驱动能力据总线驱动能力1616、：数据收发信号，输出：数据收发信号，输出 作用：用于控制作用：用于控制82868286数据传输方向，数据传输方向，=1=1，CPUCPU发送数据，写操作发送数据，写操作 =0 =0，CPUCPU接收数据，读操作接收数据，读操作 电气学院学习部资料库371717、HOLDHOLD：总线保持请求信号，输入：总线保持请求信号，输入,高电平有效，高电平有效，作用：若作用：若CPUCPU外的模块请求

36、使用总线，外的模块请求使用总线，HOLDHOLD高电平高电平1818、HLDAHLDA：总线保持响应信号，输出：总线保持响应信号，输出,高电平有效高电平有效 作用：意味作用：意味CPUCPU允许让出总线，则与总线连接的所有允许让出总线，则与总线连接的所有CPUCPU引腿被置为高阻引腿被置为高阻（高阻状态：绝缘）。（高阻状态：绝缘）。1919、RESETRESET：复位信号，输入，高电平有效，：复位信号，输入，高电平有效，CPUCPU初始化初始化 2020、：测试信号，输入：测试信号，输入 作用：与作用：与WAITWAIT指令配合使用，用于使指令配合使用，用于使CPUCPU与外部硬件同步与外部硬

37、件同步 CPU CPU执行执行WAITWAIT指令，每隔指令，每隔5 5个时钟周期测试个时钟周期测试 ，=1 =1，CPUCPU等待等待 =0 =0，结束等待，结束等待，CPUCPU继续执行被暂停的指令继续执行被暂停的指令电气学院学习部资料库38三、存储器的分体结构三、存储器的分体结构 1.1.偶地址存储体、奇地址存偶地址存储体、奇地址存储体储体 8086 CPU 8086 CPU有有2020根地址线，可寻址根地址线，可寻址1MB1MB的内存空间的内存空间 A A1919 A A1818 A A2 2 A A1 1 A A0 0 2 21919 2 21818 2 22 2 2 21 1 2

38、20 0 A A0 0=1=1，奇地址，奇地址 A A0 0=0=0，偶地址，偶地址偶地址偶地址存储体存储体（A0=0）512k8位位奇地址奇地址存储体存储体（A0=1）56H78H12H34HB00003H00003H00003H00003HFFFFEHFFFFEHFFFFEHFFFFEH00000H00000H00000H00000HFFFFFHFFFFFHFFFFFHFFFFFH151515158 8 8 87 7 7 70 0 0 000001H00001H00001H00001H00002H00002H00002H00002H电气学院学习部资料库392.D2.D1515D D0 0数

39、据线的连接数据线的连接每一个内存单元（一个地址）中的内容是一个字节（每一个内存单元（一个地址）中的内容是一个字节（8 8位）位）例：（例：（00002H00002H）=12H =12H （00005H00005H）=78H=78H1616根数据线根数据线D D1515D D0 0与奇、偶存储体的连接为与奇、偶存储体的连接为 D D1515D D8 8：连接奇地址存储体：连接奇地址存储体 D D7 7D D0 0：连接偶地址存储体连接偶地址存储体电气学院学习部资料库403 3、偶地址、奇地址存储体的选择、配合、偶地址、奇地址存储体的选择、配合 A A0 0=0 =0 选择访问偶地址存储体选择访问

40、偶地址存储体（或者说（或者说A A0 0=0=0作为偶地址存储体的选通信号）作为偶地址存储体的选通信号）BHE BHE=0=0选择访问奇地址存储体选择访问奇地址存储体（或者说作为（或者说作为BHE BHE=0=0作为奇地址存储体的选通信号）作为奇地址存储体的选通信号）电气学院学习部资料库41 举例说明：如图所示存储器单元内容举例说明：如图所示存储器单元内容BHE A0操操 作作1 01 0从偶地址从偶地址单单元元读读/写一个字写一个字节节 (从从D D7 7D D0 0读读/写写)例：（例：（00002H00002H）=12H=12H0 10 1从奇地址从奇地址单单元元读读/写一个字写一个字节

41、节 (从从D D1515D D8 8读读/写写)（00003H00003H）=34H=34H0 00 0从偶地址开始从偶地址开始读读/写一个字写一个字 (访问访问1 1次）次）（00002H00002H）=12H=12H（00003H00003H）=34H=34H 或表示或表示为为（00002H00002H）=3412H=3412H1 11 1无效无效0 10 11 01 0从奇地址开始从奇地址开始读读/写一个字写一个字 (访问访问2 2次）次）（00003H00003H）=34H=34H（00004H00004H）=56H=56H电气学院学习部资料库42*说明：一个字在存储体中按相邻的两个字

42、节存放，说明：一个字在存储体中按相邻的两个字节存放，字单元的地址以低位地址表示，存入时以低位字字单元的地址以低位地址表示，存入时以低位字节在低地址，高位字节在高地址节在低地址，高位字节在高地址电气学院学习部资料库43A19-A1奇地址存储体奇地址存储体8/A0D7-D0A18-A0偶地址存储体偶地址存储体D7-D0D15-D88/SELSELA18-A0D7-D0A19-A1奇地址存储体奇地址存储体8/A0D7-D0A18-A0偶地址存储体偶地址存储体D7-D0D15-D88/SELSELA18-A0D7-D0电气学院学习部资料库44四、四、80868086最小工作模式的典型配置最小工作模式的

43、典型配置 1 1、最小典型配置芯片介绍、最小典型配置芯片介绍、82828282地址锁存器地址锁存器 图图2-152-15功能功能：具有暂存信号（地址）能力，在信号传输：具有暂存信号（地址）能力，在信号传输过程中，将信号锁存，在需要使用信号时，在过程中，将信号锁存，在需要使用信号时，在输入控制信号作用下，将信号输出输入控制信号作用下，将信号输出 电气学院学习部资料库4582828282DI1DI2DI3DI4DI5DI6DI7DO1DO2DO3DO4DO5DO6DO7D QDOCLKDI00STBOE结构结构：8 8路输入路输入DIDI7 7DIDI0 08 8路输出路输出DODO7 7DODO

44、0 0（1 1个个D D触发器触发器 +1 1个三态门）个三态门）/路路控制端控制端：OE=0 OE=0 允许输出允许输出STB=1 STB=1 允许锁存允许锁存电气学院学习部资料库46vSTB为高电平期间，输出等于输入；为下降沿时，为高电平期间，输出等于输入；为下降沿时，输出锁存，输出与输入无关输出锁存，输出与输入无关vvOEOE为有效电平（低电平）时，正常输出；为无效电为有效电平（低电平）时，正常输出；为无效电为有效电平（低电平）时，正常输出；为无效电为有效电平（低电平）时，正常输出；为无效电平（高电平）时，输出高阻平（高电平）时，输出高阻平（高电平）时，输出高阻平（高电平）时，输出高阻S

45、TBSTBDI0DI0DI1DI1直通直通直通直通保持保持保持保持高阻高阻高阻高阻DO0DO0DO1DO1OEOE电气学院学习部资料库47v说明：说明：若希望先输入数据，然后在以后恰当的时若希望先输入数据，然后在以后恰当的时刻再输出，可对刻再输出，可对OE和和 STB分别控制，若只需要分别控制，若只需要使用它的记忆功能，不需要三态缓冲，可直接把使用它的记忆功能，不需要三态缓冲，可直接把 OE 端接地，仅控制端接地，仅控制STB电气学院学习部资料库48、82868286双向数据总线驱动器双向数据总线驱动器图图2-162-16功能功能：、三态输出直接驱动总线，、三态输出直接驱动总线，用于提高数据用

46、于提高数据总线带负载能力总线带负载能力、具有数据收和发两个方向的传输、隔离、具有数据收和发两个方向的传输、隔离控制功能控制功能电气学院学习部资料库49A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B7结构结构：8 8路双向输出缓冲器路双向输出缓冲器 A A7 7A A0 0 B B7 7B B0 0控制端控制端：OE=0 OE=0 输出允许输出允许T T：控制数据传送方：控制数据传送方向向 T=1 AB T=1 AB T=0 BA T=0 BA电气学院学习部资料库50v常用芯片：常用芯片：Intel8286，Intel8287和和74LS2458286输入输出同相输

47、入输出同相8287输入输出反相输入输出反相74LS245的功能与的功能与8286相同相同OET传送方向传送方向01AiBi00BiAi11高阻状态高阻状态10高阻状态高阻状态电气学院学习部资料库512 2、最小模式下典型、最小模式下典型配置电路配置电路、时钟发生器、时钟发生器8284A8284A提供提供80868086工作时钟，工作时钟，输出信号为占空比输出信号为占空比D=33%D=33%的方波，对的方波，对外部输入信号外部输入信号ReadyReady、ResetReset进行进行同步同步 RESETREDAYMN/MXAD15-AD0ALEBHEA19-A16DENDT/RM/IOWRRDH

48、OLDHLDAINTRINTAGND8284ACLK 地址锁存器STB8282三片BHEABDBCB+5V8086收发器8286二片OETRESETREDAY 电气学院学习部资料库52、82828282地址锁存器地址锁存器对复用引腿对复用引腿T1T1下的信号下的信号(地址地址)锁存，以便分时使用，采用锁存，以便分时使用，采用ALEALE为选通信号为选通信号复用引腿包括：复用引腿包括：2020位地址线和位地址线和 ，共，共2121路路需要需要82828282共三片共三片输入：输入：ADAD1515ADAD0 0、A A1919/S/S6 6A A1616/S/S3 3、输出：输出：2020位位A

49、BAB、控制输入：控制输入：ALESTBALESTB、接地接地、82868286数据总线驱动器（选用）数据总线驱动器（选用）输入：输入：ADAD1515ADAD0 0 需要需要82868286共共2 2片片输出：输出：1616位位DBDB控制输入：控制输入：电气学院学习部资料库53五、五、80868086的最大工作模式的最大工作模式 需要对需要对 的组合信号经过的组合信号经过82888288总线控制总线控制器译码，由器译码，由82888288输出原输出原CPUCPU所有的控制信号所有的控制信号给给82828282、82868286、M M、I/O InterfaceI/O Interface电

50、气学院学习部资料库542.3 80862.3 8086操作与时序操作与时序一、系统的复位与启动一、系统的复位与启动由由ResetReset引腿提供一高电平信号引腿提供一高电平信号80868086，信号维持时间，信号维持时间4 4个时个时钟周期钟周期CPUCPU的的R R复位，初始值如下复位，初始值如下：通用、专用通用、专用R R：0000H0000H（AXAX、BXBX、CXCX、DXDX、SISI、DIDI、SPSP、BPBP）段段R R：CSCS：FFFFH FFFFH DS DS、ESES、SSSS：0000H0000H IP IP：0000H 0000H FLAGS FLAGS清零；清