电子科大高级计算机系统结构复习总结2019.docx

《电子科大高级计算机系统结构复习总结2019.docx》由会员分享，可在线阅读，更多相关《电子科大高级计算机系统结构复习总结2019.docx（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、高级计算机系统结构期末考试复习总结2019-5-16第一章概述（了解）1 .系统结构的一种分类方法和设计准那么（Flynn）（1）按“流”分类的方法：Flynn（1966年）根据系统的指令流和数据流对计算机系统进行分类。（DSISD单指令流单数据流：如传统的单处理机系统SIMD单指令流多数据流:：如高端微处理器和并行处理机系统MISD多指令流单数据流:：实际上不存在，但也有学者认为存在MIMD多指令流多数据流：如大多数多处理机系统（2）设计准那么：2 .只加速使用频率高的部件最广泛采用的计算机设计准那么。加快处理那些频繁出现的事件对系统的影响，远比加速 处理很少出现的事件的影响要大。3 .阿姆

2、达尔（Amdahl）定律系统中对某一部件采用更快执行方式，所能获得的系统性能改进程度，取决于这种执行 方式被使用的频率，或者所占总执行时间的比例。4 .遵循程序访问的局部性规律包括时间局部性和空间局部性规律两个方面。2 .计算机性能指标（1）字长：4位f 8位f 16位f 32位f 64位64位处理器:64位内外部总线、64位寄存器64位计算机系统a内部总线和寄存器为64位a外部总线64位a配置64位操作系统 64位数据一次性处理速度主频、处理器的结构、指令运行模式、Cache的容量、内存指标等诸多因素，都会在不同程 度上上影响计算机的速度。衡量速度：主频a MIPS:百万条指令/每秒a基准测

3、试程序，比方SPEC容量内存容量:最大可达2n （n为地址线的条数）a外存容量a高速缓存（Cache）容量:不计入存储容量3 .计算机（硬件）开展的关键技术（1）从集成技术的角度：摩尔定律，但在半导体基片上光刻电子元件的方式会遭遇极限（工艺 和热量）。CMOS（互补金属氧化物半导体电路）工艺，SOI制作工艺，铜芯片，应变硅技术，多栅极 晶体管技术，3D芯片技术，记忆电阻器从体系结构的角度处理器体系结构从标量结构演变到超级标量结构 从单数据流演变到多数据流处理器内单一总线结构演变为多总线结构 单指令发射到多指令发射超长指令字VLIW(Very Long Instruction Word)：即把多

4、条指令组合在一起，以加快指令处 理速度。比方：编译把“R1+R2-R3”和“R4+R5-R6”两条指令组合成一条指令(两条指 令无寄存器相关)。 单核到多核技术系统体系结构从单一总线结构，多总线结构，多处理器系统多总线结构：比方在一个系统中,PCI总线、ISA总线、EISA总线等并存。多处理器系统SMP 技术:Shared Memory multiProcessor Symmetry MultiProcessorNUMA技术(非一致性访问分布共享存储):每个CPU可以访问整个系统的内存(即共享内存, 这是NUMA系统与MPP系统的重要差异)MPP(massively parallel proc

5、essing)：不同CPU拥有自己独立的内存、硬盘等。通过专用操作 系统和应用软件可以把一项庞大的任务拆分成多个子任务到不同的CPU。MPP不需要共享内存、共享硬盘和其它的I/O设备(无需解决抢占内存和内存同步等问题。 因此随CPU数量的增长，系统的性能明显优于SMP。(3)指令执行模式：指令执行顺序的演变 串行计算方式， 指令流水线，EPIC(Explicity Parallel Instruction Computing)模式 EPIC体系结构的基本特点来自VLIW技术：由编译器来决定指令执行方案。在传统体系结构中，条件分支往往是限制VLIW处理器性能发挥的瓶颈。EPIC将分支指令拆分成三

6、局部：计算分支条件，形成分支地址，从分支成功处和分支失败 处取指令译码。各个部件可以重叠执行。 进程级并行：如Pentium4的超线程技术，多个线程并行执行。(4)数据并行：典型情况如SIMD、M1MD小结：近20年处理器技术开展主流及问题：90年代：增强指令并行性；90年代末期:提高主频；本世纪：多线程；可预见未来:多核4 ,处理器领域研究热点1 .处理器64位处理器：如酷睿系列处理器、AMD X86-64处理器、IBM的Power系列处理器等。(2)全64位计算平台：以64位计算模式为基础，加上相应系统软件支持(2)全64位计算平台以64位计算模式为基础，加上相应系统软件支持应用层 64位

7、编程模式和64位API 64位的编译器操作系统层 支持大于4GB的物理存储空间 支持大于4GB规模的文件 支持多个物理设备文件(如多个磁盘系统)机器层 64位宽度以上的总线 64位Cache、高速图形板等CPU芯片层 64位整数寄存器 64位浮点寄存器 64位宽度以上的数据总线(3)多核处理器(CMP)：是传统多处理器系统的进一步开展，也是集成电路技术开展的结果。 多核可以分为同构多核和异构多核两种多核可以分为同构多核和异构多核两种2 .操作系统：包括64位操作系统、支持多核处理器的操作系统、云计算操作系统、专用(领 域)操作系统等。3 .编程模式：包括支持64位处理器的编程模式、以及支持多核

8、技术的编程模式等。第二章Intel系列处理器（重点）1. 16位8086处理器（80186内部组成结构、存储器的结构、中断系统；80286处理器的结构、存储器读周期、地址流水线、实地址与虚地址：课件3全部）80186内部组成结构：主要功能模块及寄存器（-）主要功能模块（1）执行部件EU 将类型码转换为中断 服务器程序地址-程序计数器一中断服务器程序。除法出错中断：如商大于目标寄存器所能表示的 范围；单步中断；断点中断；溢出中断等；对8086处理器：将中断向量乘4,结果作为 地址杳找中断向量表.服务 程序首地址放在该向量表 中（中断向量表共1024字节） 如下图：m07-04-1基地址1 1偏移

9、量1J型中断0300-灵地址1 1偏移量1.0型中断80286处理器的结构（一）主要构成IU指令部件、EU执行部件和当卜8086的EUBU喘曙相当于8086的BIUAU:按EU请求的J址方式形成物理地址主要构成：段基地址寄存器地址加法器段容量寄存器描述子表基地址寄存器段限检查器BU:按AU形成的物理地址,完成EU所请求的寻 址过程和数据传送。主要构成：总线时序控制器总线地址驱动播数据收发器 6字节指令预取队列（1） IU:完成指令译码包含指令译码器和指令队列（2） EU:执行指令所要求的功能。包括运算器、微程序控制器、寄存器以及 相关时序电路ETp物色地址,En 求操作数4令代码己译码指令对外

10、访问二80286总线周期描述数据线：D15Do;地址线：A23Ao1、中断响应周期(二)寄存器的结构第一类：通用寄存器,与8086相同。第二类：指针和变址寄存器,与8086相同笫三类：段寄存器与8086相同，川法上有所区别:当J实地址模式：与8086相同虚地址保护模式：存放选择子,而非段基地址clk uuinjirmjuuijLnjiTLnjiJinTPCLKnn_n_n_n_n_nn_n_|第一个响应周期|三个空闲T岗期J第二个响应工ReadyData中断向量存储器读周期无等待周期的存储器读Ts 、 TcT-TLH地址+ReadyCPU采样数据Data 口 )注：实际系统要求在第二个Tc上升

11、沿之前10n, 数据必须准备好,Ready才会有效。地址流水线(3)需要插入等待周期的存储器读假设：每个T周期为50ns,存储器读数据的建立时 间(简化为读存储器的速度)140ns。因为从进入Ts到 第二个Tc的上升沿为125ns，那么需要插入一个Tw。3、地址流水线仍然假设每个T周期为50ns,存储器读数据的建立时间为140ng目标：尽可能减少等待周期Tw措施：提前发出地址地址流水线的简单描述:当前周期发HJ F一个总线周期所需要的地址;或上一个周期发出当前周期所需要的地址。结论:采用地址流水线后，由于地址信号的提前建立, 与非地址流水线相比,可以尽量减少插入Tw等 待周期。因而加快了访存速

12、度。(但并没有提高6储器的速度)。实地址与虚地址三、80286的工作模式(-)实地址模式系统开机复位时，自动进入实地址模式,A23-A20 自动置为0,以A”Ao址1M的存:储空|可o(二)虚地址保护模式主要针对在多任务机制中的存储管理、不同任 务之间隔离与保护的。1.虚地址保护模式的基本概念两个方面的含义：(1)虚地址:程序设计者可以寻址一个比实际物理 地址空间(16M)大得多的虚存空间(1000M)。(2)皿保护什么？一对存储空间的(数据和程序)保护为什么需要保护?多任务机制的引入保护的具体内容：地址空间的保护防止多任务机制下的越界访问特权级的保护如：防止应用软件修改系统软件或系统数据访问

13、权限的保护如：可读或可读/写、可执行或可读/可执行等2.保护模式下的寻址过程为实现“虚地址”和“保护”两大功能，系统必须提供一种“机制”或“平台”或一个“中间环节”来实施&并完成上述两大功睡地址模式下的寻址过程: 段基地址|段基地0000偏移量 20位物理地址内存单元应川设计者给物理地址内也无出的物理地址应用设计者给 出的虚地址实施保护实现虚地址到 实地址的转换物理地址内存单元1kJV为实施“虚地址保护”所希望的寻址过“虚地址保护”实施的中间平台“中间平台”的核心剖描述子（Descriptor）简化为:就述子的作用：刻划存储段的属性（比方一个段的保护属性）,并提供 虚地址到实地址转化的信息描述

14、子的引入，存储空间就由假设干存储段和假设干存储段 对应的描述子构成,存储器的组织形式就由实地址模式 的单一的“存储段”变为两级结构，即：（D） 一系列可变长的段（1 64K）（）一系列的描述子描述子分类（描述子的类型）：按描述了的作用范围:局部描述r和全局描述r局部描述子刻划某个任务所要访问代码段或数据段的描述 五作用于该任务所要访问的范围。这些描述的 组介构成一个描述夕表,称为局部描述子表LDT。 每个任务都有个LDT。（这意味着每个代码段 或数据段都对应仃一个描述f）描述子的引入，存储空间就由假设干存储段和假设干存储段 对应的描述子构成,存储器的组织形式就由实地址模式 的单一的“存储段”变

15、为两级结构，即：（D） 一系列可变长的段（1 64K）（）一系列的描述子描述子分类（描述子的类型）：按描述了的作用范围:局部描述r和全局描述r局部描述子刻划某个任务所要访问代码段或数据段的描述 五作用于该任务所要访问的范围。这些描述的 组介构成一个描述夕表,称为局部描述子表LDT。 每个任务都有个LDT。（这意味着每个代码段 或数据段都对应仃一个描述f）令:全描述r作用范围是系统中所仃的代码段和数据段。所仃 这些描述子的组合构成一个全局描述子表GDT。 整个系统只有一个GDT。从描述子的功能来划分数据/代码段描述广川广刻划一个存放数据或代码的存储段的各种属 性。比方该段的特权级、段限、读写属性

16、、并提 供从虚地址到实地址转换的信息。门描述了二实现不同任务间的转换和同一任务的 不同代码段之间的转移。住务状态段描述广按描述了的定义，在保护模式卜访问存储器中数据或 代码,那么需要使用数据/代码段描述r来实施相应的保 护功能。其寻址过程示意图：存贮器150 150-按描述了的定义，在保护模式卜访问存储器中数据或 代码,那么需要使用数据/代码段描述r来实施相应的保 护功能。其寻址过程示意图：存贮器150 150-数据/代码段描述子的结构描述子表150公习保存P |DPL |S TYPE IA I BASE23 16 BASEis oLimit （段限） BASE2316 BASEiso ：描述

17、上所描述的那个段的段基地址（即:A2316Al57） Limit （段限）：该段最后一个字节的偏移量，说明了该段的大小。根据描述了的内容和定义，将保护模式下的J址过程 描述为：程序如何访问描述子?（描述子的地址在哪里?）访问描述子表得到描述子特权级检查-段限检查读写/执行权限检杳提标段基地址物理地址占mm4口？贬“口 /由程序给出（存于段寄存器）系统提供三个寄存器存放描述子表的基地址，称为 虚地址（选中子，偏移手）描述子表基地址寄存器.分别为：虚存空间的计算 可以访问的描述子的数量为13=8K （个描述子） TI位区分访问全局描述9W局部描述子，因此可 以访问的描述的总燮为：2x8K=16K

18、（=2】4个） 一个描述子对应襦储段,段的最大空间64K,因 此可访问的i吵不储空间（虚地址空间）为：X6Kx64K=1000M选择/的高13位，作为访问描述r我的偏移状.关厂“数据/代码段描述r” J址过程例 选择f 偏移最 假设个32位的虚地址：I 005E |0100选择 f 005E=0000000001011 1 10低位补3个0,为0058H, RPI =2作为访问LDT的偏移他1 TI-1,访问|为什么低位补3个0? |局部描述（每个描述/为8个字节,意味着选择f中的偏移后每增 减一个单位，应指向另一个描述f（偏移8个字节），因此 偏移吊的DDDo保升为0,增M 个单位均在打上进

19、行, 以保证偏移8字节.（2）系统描述千之一：门描述广用途用于代码段之间的转移控制和保护，以及任务之向 的切换：（不用于描述某个存储段的属性）类别及格式四种类型：调川门、中断门、门口门、任务门Intel公司保存PDPL00TYPEXXX |字计数（5位卜目彳示,C码段描述子的选择子一目标代码段的偏移量-门描述子的格式仅调用门使用假设是任务门，那么 表示TSS描述 子的选择子，/控制同一个任务内不控制任务之同代码段之间的转移 一间的切换十四岸1a亩字程中断引起的自喈引起的 器需牌代哽转移v代码段中移区别仅在于调用中断门时要将IF置0,调川自陷门那么不管IF标志ro该描述了内容无效T 11该描述了

20、内容有效DPL:与数据代码段中的DPL相同任务门无效 TYPE 1r4：调用门5:任务门6:中断门7:自陷门通过中断门/自陷门实现代码段转移调用的过程:中断类型码x8（作为访 访问中断描述子 问IDT表的选择子），卜一4表IDT得到中断 结合IDTRJ 门/自陷门由中断门或自陷门对任务门甲公司小留一P DPL 0 0 TYPE xxx xxxxxTSS描述子的选择子 无效一任务门与任务状态段描述子协同控制任务之间的切换得到服务程序代码段 一描述上的选择子以及代码段的偏移量由该选择子访问血务程序1 k I代码段肺述子j zZ/（由代码段描述子中提供殂到/:一的某地址和中断/自陷门 吸L服务程序决

21、口地址中的代码段偏移状/Intel公司保存Intel公司保存P DPL|0 p TYPE |xxx |字计数P DPL S TYPE |A BASEx6II标代码段描述r的选择rBASEuoII标代码段的偏移治Limit （段限）通过调用门实现代码段调用的过程（程序中给出调用门描述子的一 j访问调用门.选择子结合LDTR或GDTR 一 描述子得到目标代码段描述子的选择子以及.代码段的偏移最、 /由该选择了f访问得到II标一代码段描述千ji由代码段描述子中提 供的基地址和调用门 中的代码段偏移量转移到口二2口5 5目标代码段说明：Ui流程中的地址转换过程，只要访问描述r,都需要 作的保护性检查，

22、比方仅当CPLwDPL时转换过 程（调）IJ过程）才能继续往卜进行O2为什么需要两次访问描述子（第一次是访问门描述 子,第二次是访问口标代码段描述子）a保护模式下，同一任务的不同代码段，也可有不同特 权级，意味着主调代码段与被调代码段的特权级可 能不同，因此需要指明目标代码段特权级，并由此实 现这种同一任务特权级的改变。为实现特权级的改变，通过“门”这样一个描述子 中提供目标代码段描述的选择匕该选择r的低2 位（RPL）指明目标代码段的特权级。假设：源代码段的特权级为CPL1;目标代码段的特权 级为CPL2;转换过程如下列图所示：源代码段CPL1中断/白陷/调川口任务切换的引起任务切换nhhJ

23、MP、CALL指令或中断（INT）指 令，异常或外部中断引起。 JMP. CALL指令可以直接弓I川一个任务状态 段,也可以先弓I用一个GDT或LDT中的任务门, 再由任务门的选择子引用任务状态段描述子， 进而访问任务状态段而实现任务转换。中断类的指令那么必须先从IDT中引用任务门，再 由任务门中TSS的选择子引用任务状态段描述 子而实现任务切换。IRET指令通过引用IDT中 的任务门而返回到原任务中去。任务切换方式（1）宜接切换同特权级之间或向更低的特权级切换,可采用直 接切换。直接切换不使用任务门，而是直接引用任务切换方式（1）宜接切换同特权级之间或向更低的特权级切换,可采用直 接切换。直

24、接切换不使用任务门，而是直接引用（2）间接切换间接切换可以向任何特权级切换。从引用任务门开 始，由任务门提供目标任务状态段描述子的选择子。 切换过程如下列图所示：2.32位8086处理器（80386、80486内部结构、寄存器系列、保护模式）Intel 80386 简述1 . 32位的总线宽度，支持4000M的存储空间；. 一定程度上的指令流水线；2 .双重的虚地址保护功能（分段和分页保护）；.减少了每个总线周期的T时钟数；3 .支持数据总线的8、16、32位数据传送；,支持片外高度缓存。3.Cache系统重点：高速缓存的结构及工作原理高速缓存的三种主要结构： 全关联式高速缓存直接对应式高速缓

25、存 多组关联式高速缓存第三章 并行技术和高端处理器（重点）L系统并行性技术概述（并行性与同时性，指令并行性和数据并行性，提高并行性的三种技 术途径，阿姆达尔（Amdahl）定律）.指令流水线技术（比拟流水线执行与串行执行过程、流水线分类、流水线性能指标）2 .流水线相关与冲突.分支预测技术3 .向量处理技术. Pentium系列处理器4 .多核处理器技术第四章RISC处理器结构1 . RISC与CISC的关系，设计风格与特征描述.可能造成RISC处理器流水线阻塞的原因和解决方案2 .RISC处理器代表i860指令系统例（课件上的两道例子）.ARM指令集第五章64位处理器.从结构上提高性能的主要手段1 .超长指令字的基本思路和格式（操作码字段）.采用超长指令字的编译方法，提高流水线效率的方法和实例。4.Itanium处理器“指令断定思想”和“数据推测技术”5.其他几种64位处理器（AMD、SPARC、PowerPC等了解）第六章总线技术.总线、总线分类以及采用总线结构的优势1 .总线上数据传送的时序配合方式总线数据传输率的计算.总线仲裁技术第七章系统性能评价1 .系统性能评价的主要技术:2 . CPU性能评价模型.性能评价指标