2023年电大计算机组成原理形成性考核册答案新版.docx

《2023年电大计算机组成原理形成性考核册答案新版.docx》由会员分享，可在线阅读，更多相关《2023年电大计算机组成原理形成性考核册答案新版.docx（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、位数的奇偶关系，来决定数据是否犯错。回答下列问题:二、判断题：判断下列说法是否对的，并说明理由。（注： 理由书上自己找）1 .AS CI I编码是一种汉字字符编码；X a2 . 一般采用补码运算的二进制减法器,来实现定点二进制数加减法的运算；X3 .在浮点数表达法中，阶码的位数越多，能表达的数值 精度越高；X4,只有定点数运算才也许溢出，浮点数运算不会产生 溢出。XASCH编码是一种字符编码，不是汉字字符编码a浮点数表达法中，尾码的位数越多，能表达的数值精 度越高2. 浮点数的溢出是以其阶码溢出表现出来的。三、简答题：1 .简述奇偶校验码和海明校验码的实现原理。答:奇偶校验码原理：通常是为一个

2、字节补充一个二进制位, 称为校验位，通过设立校验位的值为0或1的方式，使字节 自身的8位和该校验位具有1值的位数一定为奇数或偶数。在接受方，检查接受到的码字是否还满足取值为1的总的 海明校验码原理:是在k个数据位之外加上r个校验位，从 而形成一个k+ r位的新的码字，使新的码字的码距比较均 匀地拉大。把数据的每一个二进制位分派在几个不同的偶 校验位的组合中，当某一位出现错误,就会引起相关的几个 校验位的值发生变化,这不仅可以发现错误,还可以指出哪 一位犯错，为进一步纠错提供了依据。2 .简述教材中给出的MIPS计算机的运算器部件的功能和 组成。答:MI PS计算机的运算器部件的功能和组成：运算

3、器的首 要功能是完毕对数据的算术和逻辑运算，由其内部的一个 被称之为算术与逻辑运算部件（英文缩写为ALU）承担;运 算器的第二项功能,是暂存将参与运算的数据和中间结果， 由其内部的一组寄存器承担；为了用硬件线路完毕乘除指 令运算，运算器内一般尚有一个能自行左右移位的专用寄 存器，通称乘商寄存器。这些部件通过几组多路选通器电 路实现互相连接和数据传送；运算器要与计算机其它几个 功能部件连接在一起协同运营，还必须有接受外部数据 输入和送出运算结果的逻辑电路。3 .浮点运算器由哪儿部分组成？答:解决浮点数指数部分的部件、解决尾数的部件、加速移 位操作的移位寄存器线路以及寄存器堆等组成。4 .假定 X

4、 = 0 .0 1 10011*2, Y = 0. 110 11 0 1* 2一1 （此处的数均为二进制），在不使用隐藏位的情况下，(1)浮点数阶码用4位移码、尾数用8位原码表达(含符四、计算题:号位)，写出该浮点数能表达的绝对值最大、最小的(正数和 负数)数值；解答:绝对值最大：1 1 1 1 0 1 1 11 1 11、11 11 11 1 1 1111;绝对值最小：0 0 0 1 0 0 0 0 00 0 0、0 001 10000000写出X、Y的浮点数表达。X浮=1 011 0 011 0 01 1Y浮=0 110 0 110110 1(3)计算X+YA：求阶差：0 110 1 1

5、0 I =0101B：对阶：Y 变为 1011 0 0 0 0 0 0 1101101c :尾数相加：oo o no o 11 ooo o o + oo ooooo i101101=00 0 1 10 1 10 0 1 1 01D：规格化：左规:尾数为0 110110 0 110 1,阶码为 1010F:舍入解决：采用0舍1入法解决，贝IJ有00 110 1 100+1-0 0 1101101E：不溢出所以，X+Y最终浮点数格式的结果：10 10 0 110 11 0 1,即 0. 1101101*2101.将十六进制数据14. 4CH表达成二进制数，然后表达成八 进制数和十进制数。14. 4

6、CH = (10100. 0 1 0 01100) 2=(14. 23)8=(2 0.2 1 87 5)10注:本题原答案疑似错误，本人答案为:1 4.4CH= (10100.0100 1 100)2=(24.23)8=(20. 2 968 7 5)】。，请各位同学 自行学习验证。2.对下列十进制数表达成8位(含一位符号位)二进制 数原码和补码编码。(1) 17；X原=00010 0 01, X补=00010001(2)-1 7 ； 凶原=1 001 0 00 1 , X)h= 1 11011113 .已知下列各x原，分别求它们的x反和x补。(1) x祈0.10100; x反=010100,

7、x补=010100(2) x原=1.00111；x反= 1 1100 0, x补=11100 1(注:本答案不拟定)(3) x原= 0 1 01 0 0 ; x反=0101 0 0, x补= 0 1 0 1 00(4) xs=110 1 00; x反=10 10 11, x补=10 110 04 .写出X=10 1 11101, Y=-001 0 101 1的双符号位原码、反码、补码表达，并用双符号补码计算两个数的差。X原=00 10111 10 1, X反=00 1011 1 101 ,X补=0 0 10 1 1 1 1 0 1Y原=11 001010 1 1, Ys=ll 11010100

8、, Y补=11 1 1 010101X补+Y补=0 0 1 0010010（注：本答案 存疑）二、判断题:判断下列说法是否对的，并说明理由。1 .变址寻址需要在指令中提供一个寄存器编号和一个 数值。J2 .计算机的指令越多，功能越强越好7 X3 .程序计数器PC重要用于解决指令的执行顺序。J4 .微程序控制器的运营速度一般要比硬连线控制器更 快。X1.对a变址寻址就是将寄存器（该寄存器一般称作基址寄存 器）的内容与指令中给出的地址偏移量相加,从而得到一个 操作数的有效地址。变址寻址方式常用于访问某基地址附 近的地址单元。2.错a并不一定，CISC比RISC指令更 多，功能更强大，但并不比R I

9、S C好a3.对程序计数器是用于存放下一条指令所在单元的地址的地方。心.错正好相反a三、简答题：1 .一条指令通常由哪两个部分组成?指令的操作码一般有 哪几种组织方式？各自应用在什么场合？各自的优缺陷是 什么？答：一条指令通常由操作码和操作数两个部分组成。指令的操作码一般有定长的操作码、变长的操作码两种组 织方式。定长操作码的组织方式应用在当前多数的计算机中；变长 的操作码组织方式一般用在小型及以上的计算机当中。（注:存疑）定长操作码的组织方式对于简化计算机硬件设计，提高指 令译码和辨认速度有利。变长的操作码组织方式可以在比较短的指令字中，既能表 达出比较多的指令条数，又能尽量满足给出相应的操

10、作数 地址的规定。2 .如何在指令中表达操作数的地址？通常使用哪些基本寻 址方式？答:是通过寻址方式来表达操作数的地址。通常使用的基本寻址方式有：立即数寻址、直接寻 址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、 间接寻址、堆栈寻址等Q以指定被读写设备?以指定被读写设备?3 .为读写输入/输出设备，通常有哪几种常用的寻址方式用答:为读写输入/输出设备，通常有两种常用的编址方式用 以指定被读写设备,一是I / 0端口与主存储器统一的编制 方式，另一种是I/O端口与主存储器彼此独立的编制方式。(存疑，此答案回答的是编码方式，而非寻址方式-！).简述计算机中控制器的功能和基本组成，微程序的控制

11、 器和硬连线的控制器在组成和运营原理方面有何相同和不 同之处？答：控制器重要由下面4个部分组成：(1)程序计数器(PC),是用于提供指令在内存中的地 址的部件,服务于读取指令，能执行内容增量和接受新的指 令地址,用于给出下一条将要执行的指令的地址。(2)指令寄存器(IR)，是用于接受并保存从内存储器 读出来的指令内容的部件，在执行本条指令的整个过程中, 为系统运营提供指令自身的重要信息。(3)指令执行的环节标记线路，用于标记出每条指令的 各个执行环节的相对顺序关系，保证每一条指令按设定的 环节序列依次执行。(4)所有控制信号的产生部件,它依据指令操作码、指令 的执行环节(时刻)，也许尚有些此外

12、的条件信号，来形成 或提供出当前执行环节计算机各个部件要用到的控制信 号。计算机整机各硬件系统,正是在这些信号控制下协同运 营，执行指令，产生预期的执行结果。由于上述后两个部分的具体组成与运营原理不同，控制 器被分为硬连线控制器和微程序控制器两大类。微程序的控制器和组合逻辑的控制器是计算机中两种不同 类型的控制器。共同点：基本功能都是提供计算机各个部件协同运营 所需要的控制信号;组成部分都有程序计数器PC,指令寄 存器IR；都提成几个执行环节完毕每一条指令的具体功 能。不同点：重要表现在解决指令执行环节的办法，提供控 制信号的方案不同样。微程序的控制器是通过微指令地址 的衔接区分指令执行环节，

13、应提供的控制信号从控制存储 器中读出，并通过一个微指令寄存器送到被控制部件。组合 逻辑控制器是用节拍发生器指明指令执行环节,用组合逻 辑电路直接给出应提供的控制信号。微程序的控制器的优点是设计与实现简朴些，易用于实 现系列计算机产品的控制器，理论上可实现动态微程序设 计,缺陷是运营速度要慢一些。组合逻辑控制器的优点是运营速度明显地快,缺陷是设 计与实现复杂些，但随着EDA工具的成熟，该缺陷已得到 很大缓解。4 .控制器的设计和该计算机的指令系统是什么关系？它所处的执行环节，形成并提供在这一时刻整机各部件要答:控制器的的基本功能,是依据当前正在执行的指令,和用到的控制信号。所以，控制器的设计和该

14、计算机的指令用到的控制信号。所以，控制器的设计和该计算机的指令4. DMA控制器通过中断向CPU发DMA请求信号。V系统是一一相应的关系，也就是控制器的设计应依据指令 的规定来进行，特别是要分析每条指令的执行环节，产生每 个环节所需要的控制信号。5 .指令采用顺序方式、流水线方式执行的重要差别是什么？ 各有什么优点和缺陷？顺序方式是，在一条指令完全执行结束后，再开始执行下一 条指令。优点是控制器设计简朴，容易实现，；缺陷是速度 比较慢。指令流水线方式是提高计算机硬件性能的重要技术和有效 措施,在成本增长不多的情况下很明显地提高了计算机的 性能。追求的目的是力争在每一个指令执行环节中完毕一 条指

15、令的执行过程。实现思绪是把一条指令的几项功能划 分到不同的执行部件去完毕，在时间上乂允许这几个部件 可以同时运营。缺陷是控制器设计复杂，比较不容易实现，； 突出的优点是速度明显提高。二、判断题：判断下列说法是否对的，并说明理由。1. CPU访问存储器的时间是由存储器的容量决定的，存储 器容量越大,访问存储器所需的时间越长。X与大小无关2 .引入虚拟存储系统的目的,是为了加快外存的存取 速度。X是为了扩充内存a3 .按主机与接口间的数据传送方式，输入/输出接口可5.错它是由存储器的的带宽,字长和存储周期决定的6 .错虚拟存储器是指具有请求调入功能和置换功能， 能从逻辑上对内存容量进行扩充的一种存

16、储器系统。在虚 拟存储器系统中，作业无需所有装入，只要装入一部分就可 运营。引入虚拟存储技术之后,可以：1、提高内存运用率;（如:定义100* 100大小的数组，也许 只用到10*10个元素）2m程序不再受现有物理内存空间 的限制;编程变得更容易；3、可以提高多道程序度，使更多的程序可以进入内存运 营7 .对.对DMA方式规定CPU执行设备驱动程序启动设备，给出存放 数据的内存始址以及操作方式和传送字节长度等。三、简答题：1 .在三级存储体系中，主存、外存和高速缓存各有什么作用？ 各有什么特点？答:多级存储器系统，是围绕读写速度尚可、存储容量适中 的主存储器来组织和运营的，并由高速缓冲存储器缓

17、解主 存读写速度慢、不能满足CPU运营速度需要的矛盾;用虚 拟存储器更大的存储空间，解决主存容量小、存不下规模 更大的程序与更多数据的难题，从而达成使整个存储器系分为串行接口和并行接口。 V统有更高的读写速度、尽也许大的存储容量、相对较低的制造与运营成本。高速缓冲存储器的问题是容量很小,虚拟 存储器的问题是读写速太慢。追求整个存储器系统有更高 的性能/价格比的核心思绪,在于使用中充足发挥三级存 储器各自的优势,尽量避开其短处。2 .什么是随机存取方式?哪些存储器采用随机存取方式？答:RAM,即随机存储器，可以看作是由许多基本的存储单 元组合起来构成的大规模集成电路。静态随机存储器(RAM) 和

18、动态随机存储器(DRAM)可采用随机存取方式。3 .什么是虚拟存储器？它能解决什么问题？为什么？答：虚拟存储器属于主存-外存层次，由存储器管理硬件和 操作系统中存储器管理软件支持，借助于硬磁盘等辅助存 储器，并以透明方式提供应用户的计算机系统具有辅存的 容量，接近主存的速度，单位容量的成本和辅存差不多的存 储器。重要用来缓解内存局限性的问题。由于系统会使用 一部分硬盘空间来补充内存。4 .什么是串行接口和并行接口？简述它们的数据传输方 式和合用场合。答：串行接口只需要一对信号线来传输数据,重要用于传输 速度不高、传输距离较长的场合。并行接口传输按字或字 节解决数据，传输速率较低,实用于传输速度较高的设备， 如打印机等。答：CPU在每次执行中断服务程序前完毕：关中断;保存断 点和被停下来的程序的现场信息;判别中断源，转中断服务 程序的入口地址;执行开中断指令。CPU在每次执行中断 服务程序后完毕：关中断,准备返回主程序;恢复现场信息, 恢复断点;执行开中断；返回主程序。6 .总线的信息传输有哪几种方式?具体说明儿种方式的特 点0答:总线的传输方式有：串行传送、并行传送、复用传送和 数据包传送。5. CPU在每次执行中断服务程序前后应做哪些工作?