《数字电路与数字逻辑》第十一章.ppt

《《数字电路与数字逻辑》第十一章.ppt》由会员分享，可在线阅读，更多相关《《数字电路与数字逻辑》第十一章.ppt（90页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第十一章 数字系统设计基础 一、数字系统概念 由若干数字逻辑部件构成的能够产生、存储、传输、处理数字信息的客观实体。二、数字系统的设计任务 1.用规范化和形式化的方式作出正确的系统逻辑功能描述；2.设计具体的电路来实现所描述的系统逻辑功能。三、数字系统的设计方法 1.自底向上法（Bottom-up）元件级部件级子系统级系统级 优点：可以继承使用经过验证的、成熟的部件与子系统，从而可以设计重用，减少设计的重复劳动，提高设计生产率。缺点：设计人员的思想受控于现成可用的元件，不容易实现系统化的、清晰易懂的以及可靠性高、可维护性好的设计。2.自顶向下法（Top-Down）系统级子系统级部件级元件级是一

2、种概念驱动的设计方法。在整个设计过程中尽量运用概念（即抽象）去描述和分析设计对象，而不过早地考虑实现该设计的具体电路、元器件和工艺，以抓住主要矛盾，避免纠缠在具体细节上。可实现系统化的、清晰易懂的以及可靠性高、可维护性好的设计。3.以自顶向下法为主导，并结合使用自底向上法（TD&BU Combined）这种方法即能保证实现系统化的、清晰易懂的以及可靠性高、可维护性好的设计，又能减少设计的重复劳动，提高设计生产率。第一节 概述一、数字系统的基本模型1.基本模型(1)输入接口：完成信号转换、同步化处理等;(2)输出接口：输出整个系统的各类信号;(3)数据处理器(4)控制器 输出接口数据处理器输入接

3、口输入接口控制器输出接口外部输入控制信号时钟输入信号状态信号控制信号数字逻辑子系统输出信号外部输出控制信号图11.1.1 数字系统的一般模型2.数据处理器(1)模型 组合网络 寄存器组 控制网络(2)设计通过对系统逻辑的分析，明确数据处理器的操作任务，作出数据处理器操作明细表，以操作明细表作为设计依据。图11.1.2 数据处理器模型组合逻辑网络QmQ1m1输入信息输出信息S控制网络m1C表11.1.1 数据处理器明细表A0,B0CLAB输出Z=ABB+XADDBX0S1无操作NOP定 义状态变量操 作控制信号状 态 变 量 表操 作 表3.控制器(1)模型 组合网络 状态寄存器（Q）(2)设计

4、以状态转移表为设计依据。组合逻辑网络外部输入控制信号外部输出控制信号SQ状态寄存器C现态激励信号图11.1.3 控制器模型二、数字系统的定时 1.同步数字系统(1)只有一个系统时钟；(2)输入信号都与系统时钟同步；(3)系统时钟同时到达所有存储元件的时钟脉冲 输入端。CP 现态次态图11.1.4 系统时钟脉冲波形2.最小时钟周期CPS（状态信号）稳定C（控制信号）稳定（寄存器功能选择信号）、Z（输出）稳定CP。3.异步输入信号转换成同步输入信号 异步输入信号：早于或晚于系统时钟有效沿出现的输入信号。CP 异步输入a 异步输入b 同步化后的输入A 同步化后的输入B 同步化处理的思路：(1)将异步

5、输入信号寄存并保留到下一个系统时钟出现为止；(2)让同步化后的输入与当前系统时钟的有效时刻同时出现，并保持一个时钟周期。图11.1.5转换电路三、数字系统的设计步骤 1.系统级设计 2.子系统、部件、元件级设计 明确设计任务确定逻辑算法系统划分3.物理设计(1)逻辑设计(2)电路设计(1)用通用集成电路和印刷电路板实现；(2)用掩模ASIC实现（即在硅片上制作专用集成电路）；(3)用MCM实现（Multichip Module：多芯片模块，即用多片未封装的硅电路片，在陶瓷片经二次集成后的模块。）；(4)用PLD实现；当系统中各个子系统（指最低层子系统）或部件的逻辑功能和结构确定后，采用比较规范

6、的形式来描述系统的逻辑功能。数据处理器设计控制器设计 建立操作明细表 建立状态转移表选择合理的器件和连接关系，以实现系统逻辑要求。电路设计的结果常采用两种方式来表达：电路图方式、硬件描述语言方式。第二节 寄存器传输语言(RTL)1.寄存器传输操作 所存信息的处理和存贮 2.寄存器传输语言 即表示了寄存器传输操作，又和硬件间有个简单的对应关系的一种方便的设计工具。一、寄存器间的信息传输 1.寄存器的表示方法 大写英文字母 方块图 A(a)寄存器AAnAn-1A2A1(b)寄存器A的各个位表示A(c)寄存器位编号表示1n图11.2.1 寄存器方块图表示1&ABn控制电路T1X实现语句的逻辑图图 1

7、1.2.22.传输操作 控制函数结束控制函数 二、算术操作 T T2 2:AA+B:AA+B T5 :AA+1 并行加法器并行加法器ABB并入并入增增1T2 2T5 5AA+B图 11.2.5 完成加和增“1”操作的方框图 三、逻辑操作 与运算符“”；或运算符“”T1+T2：A A+B，C DF 两个操作同时实现（并行关系）为了与算术运算的符号“”、“+”区别。四、移位操作 1.右移操作：XSRXSR（A A，X X）2.左移操作：XSLXSL（X X，A A）XSRXSR（X X）XSLXSL（X X）五、条件控制语句 P：IF（条件）Then（微操作1）Else（微操作2）控制函数 第三节

8、 数字系统设计的描述工具 一、方框图 1.作用描述数字系统的总体结构。2.构成要素 方框；带箭头的直线；标注；系统说明书。系系统统输输出出输输入入（a）一般方框图控制器控制器C数据数据采集采集输输入入数据数据处理处理C输输出出数据数据显示显示数据数据打印打印（b）系统分解图（C）进一步细化方案控制器控制器C数据数据采集采集输输入入数据数据处理处理C输输出出数据数据显示显示数据数据打印打印（d）数据处理模块的细化输入输入/输出接口输出接口CM寄存器寄存器A寄存器寄存器ALUCCC图11.3.1 一个智能仪表的方框图二、算法流程图 1.作用注意：与电路的时序无对应关系。2.基本符号 描述算法。入口

9、点；出口点；传输框；判断框 AA+BPBA（d）判断框判断框（a）入口点入口点（b）出口点出口点（c）传输框传输框图11.3.2 流程图符号图 11.3.3 系统结构图控制器控制器CCA组合电路组合电路XTS例 11.3.2 绝对值计算，计算图11.3.4 算法流程图A0,C 0X0AA-XAA+XX0AA-XAA+XX0AA-XC 1AA+XC 1101010三、算法状态机图（ASM图）1.作用按系统时序来描述系统的工作过程。2.ASM图符号(1)状态框(2)判断框(3)条件框 寄存器操作或输出符号 二进制代码（a）状态框（b）实例条件分支分支0 1 分支分支0 1 条件R 0 START0

10、11T3图11.3.5 状态框图11.3.6 判断框X1 X2O 11 T1T2T3T410（a）真值表图解分支表示0 1T1X1T2T3T4X20 1（b）变量优先级分支表示图11.3.7 判断框3个分支表示图 11.3.9 条件框举例图 11.3.8 条件框STARTT1T20100 1001ER0寄存器操作或输出3.ASM块(1)必定包含一个状态框；(2)表示一个时钟周期内系统的状态；(3)ASM图与状态转移图；无法表示操作和输出变量与输入变量的函数关系。4.各种逻辑框之间的时间关系 图 11.3.10 ASM块AA+1T1T20100 1001ER0FT4100T30110 10011

11、0001101000/01/1/EF/图 11.3.11 等效状态图例：一个数字系统的数据处理器有2个触发器E和F及1个二进制计数器A，计数器的各个位分别用A4、A3、A2、A1标记，A4为最高位，A1为最低位。启动信号S使计数器A和触发器F清“0”，从下一个时钟脉冲开始，计数器增1，一直到系统停止工作为止。系统的操作序列由A3和A4之值决定，即：A3=0，触发器E清“0”，并继续计数。A3=1，触发器E置“1”，并检验A4，若A4=0，继续计数；若A4=1，触发器F置“1”，系统停止计数。图 11.3.12 例11.3.3 ASM图AA+10T0初态SA31 T1A40A0，F0E1E0E1

12、，F1011表11.3.1 ASM图的操作序列A4A3A2A1EF条 件状 态000010A3=0A4=0T1000100001000001100010000A3=1A4=0T1010110011010011110100010A3=0A4=1T1100100101000101100110000A3=1T1110111A4=1T05.ASM图的建立 从算法流程图 ASM图 原则1：在算法的起始点安排一个状态；原则2：必须用状态来分开不能同时实现的寄存器传输操作；原则3：判断如果受寄存器操作的影响，应在 它们之间安排一个状态。AA+10T0SA31 T1A40011图 11.3.13 算法流程图A

13、0，F0T2E1E1，F1E0AA+10T0SA31 T1A40A0，F0E1E0 E1，F1011图 11.3.14 ASM图T2第四节 数字系统的实现 例 设计一个求两个4位二进制数之积的数字乘法器。乘数存于寄存器Q中，被乘数存于寄存器M中，求两数之积的命令信号为MF，Z为8位乘积。一、系统级设计 1.算法设计(1)手算过程算法规律：两个r位的二进制数相乘，乘积为2r位。乘数的第i位为0时，第i位的部分积为0；乘数的第i位为1时，第i位的部分积是被乘数。(一次相加)第i位的部分积相对于第i-1位的部分积求和时左移一位。(2)电路实现过程(多次相加)(3)部分积左移算法流程图与系统初始结构图

14、(4)部分和右移算法流程图与系统初始结构图2.确定系统的细化结构图和ASM图运算过程算式说明 1 0 1 0 被乘数 1 1 0 1乘数 1 0 1 0 第一部分积 0 0 0 0第二部分积 1 0 1 0第三部分积+1 0 1 0 第四部分积 1 0 0 0 0 0 1 0 乘积=部分积之和表 11.4.1 乘法的手算过程 运算过程算式说明 1 0 1 0被乘数 1 1 0 1乘数 0 0 0 0 0 0 0 0 累加器初始内容 +1 0 1 0第一部分积 0 0 0 0 1 0 1 0第一部分和 +0 0 0 0第二部分积 0 0 0 0 1 0 1 0第二部分和 +1 0 1 0第三部分

15、积 0 0 1 1 0 0 1 0第三部分和+1 0 1 0第四部分积 1 0 0 0 0 0 1 0乘积=第四部分和表 11.4.2 累计部分积的乘法过程MF=1Q=0Qr=1AA+MQSR(Q)MSL(M)YYY(a)算法流程图NNNMF:乘法指令Q:乘数所在寄存器M:被乘数所在寄存器图11.4.1 乘法器的算法与结构(b)结构A1ArAr+1A2r组合逻辑控制器累加寄存器乘法寄存器加法命令被乘数寄存器左移命令右移指令M1MrMr+1M2rQ1Qr 1 0 1 0 1 1 0 1 1 0 1 0 0 0 0 0 1 0 1 0+1 0 1 0 1 0 0 0 0 0 1 0A=00000;

16、CNT=0M=1010（被乘数）被乘数）;Q=1101（乘数）乘数）1)CNT=02)Qr=1,AA+M (加以后的加以后的A=00000+1010=01010)ASR(A)（移位后的移位后的A=00101）,QSR(Ar,Q)（移位后的移位后的Q=0110)2)CNT=1Qr=0,AA (即即A保持保持00101)ASR(A)（移位后的移位后的A=00010）,QSR(Ar,Q)（移位后的移位后的Q=1011)3)CNT=2Qr=1,AA+M (加以后的加以后的A=00010+1010=1100)ASR(A)（移位后的移位后的A=00110）,QSR(Ar,Q)（移位后的移位后的Q=0101

17、)4)CNT=3Qr=1,AA+M (加以后的加以后的A=00110+1010=10000)ASR(A)（移位后的移位后的A=01000）,QSR(Ar,Q)（移位后的移位后的Q=0010)结果结果AQ=01000 0010结构M组 合 电 路CNT控制器SCZQ1QrA0Ar(a)结构M组 合 电 路CNT控制器SCMFZQ1QrA0Ar图11.4.2 乘法器的算法与结构(b)算法流程图MF=1CNT0,A0Qr=1AA+MASR(A),QSR(Ar,Q),CNTCNT+1CNT=rYYYNNNA=00000;CNT=0M=1010（被乘数）被乘数）;Q=1101（乘数）乘数）1)CNT=0

18、2)Qr=1,AA+M (加以后的加以后的A=01010)ASR(A)（移位后的移位后的A=00101）,QSR(Ar,Q)（移位后的移位后的Q=0110)2)CNT=1Qr=0,AA (即即A保持保持00101)ASR(A)（移位后的移位后的A=00010）,QSR(Ar,Q)（移位后的移位后的Q=1011)3)CNT=2Qr=1,AA+M (A=00010+1010=1100)ASR(A)（移位后的移位后的A=00110）,QSR(Ar,Q)（移位后的移位后的Q=0101)4)CNT=3Qr=1,AA+M (A=00110+1010=10000)ASR(A)（移位后的移位后的A=01000

19、）,QSR(Ar,Q)（移位后的移位后的Q=0010)结果结果AQ=01000 0010控制器CLRADDSHIFTS1（MF）S2(Qr)S3(CNT=3)(a)控制器并加器MAQCNTA0Qr0(b)数据处理器图 11.4.3 乘法器细化结构图图 11.4.4 乘法器的ASM图S1S2SHIFT1000T0T1T211001100CLRADDS3MF=1CNT0,A0Qr=1AA+MASR(A),QSR(Ar,Q),CNTCNT+1CNT=rYYYNNN算法流程图一、系统级设计 1.算法设计(1)手算过程(一次相加)(2)电路实现过程(多次相加)(3)部分积左移算法流程图与系统初始结构图(

20、4)部分和右移算法流程图与系统初始结构图2.确定系统的细化结构图和ASM图二、子系统级、部件级、元件级设计 1.数据处理器的设计ASM图操作明细表选元器件求表达式逻辑设计电路设计2.控制器的设计(1)用每态一个触发器的方法不需要进行状态分配，不用列状态转移表。选元器件求表达式电路设计(2)用数据选择器、寄存器、译码器的方法ASM图状态转移表选元器件求表达式逻辑设计电路设计(3)用PLA的方法ASM图状态转移表选元器件求表达式逻辑设计电路设计PLA编程表操 作 表状态变量表控制信号操作状态变量定义CLRA0,CNT0S1MFADDAA+MS2QrSHIFTASR(A)QSR(Ar,Q)CNTCN

21、T+1S3CNT=3表 11.4.3 乘法器明细表S1S2SHIFT1000T0T1T211001100CLRADDS3图 11.4.4 乘法器的ASM图表 11.4.4 74194功能表置数11左移01右移10保持00功能M0M1表 11.4.5 M1、M0真值表10SHIFT11ADD11CLRM0M1控制信号M1M0PTCRLDQ1Q0B3 B0F3 F0A3 A04M1M04开关开关DM1M0图 11.4.5 乘法器数据处理器电路4SHIFTSHIFT操 作 表状态变量表控制信号操作状态变量定义CLRA0,CNT0S1MFADDAA+MS2QrSHIFTASR(A)QSR(Ar,Q)C

22、NTCNT+1S3CNT=3表 11.4.6 74163功能表CR LDPTCP功能0清010并入110保持110保持1111计数S3 s1图 11.4.6 用每态一个触发器的乘法控制器逻辑图S1S2SHIFT1000T0T1T211001100CLRADDS3图 11.4.4 乘法器的ASM图D0=T0S1+T2S3D1=T0S1+T2S3D2=T1S2+T1S2=T1CLR=T0S1ADD=T1S2SHIFT=T2图 11.4.7 利用数据选择器和译码器的控制逻辑框图数据选择器寄存器译码器1XDQT表 11.4.7 乘法器状态转移表现 态输 入次 态输 出Q2Q1S1S2S3Q2Q1T00

23、000000101CLRT10101001110ADDT210001SHIFT10100S1S2SHIFT1000T0T1T211001100CLRADDS3图 11.4.4 乘法器的ASM图0100110Q2Q1(a)Q2次态图010S101S3Q2Q1(b)Q1次态图图 11.4.8 次态图0100110Q2Q1(a)Q2次态图010S101S3Q2Q1(b)Q1次态图图 11.4.9 用数据选择器和译码器实现的乘法控制器逻辑图S1S3SHIFTT20100110Q2Q1(a)Q2次态图010S101S3Q2Q1(b)Q1次态图对D1 ，Q2 Q1(A1A0)=00,01,10时，D1分别

24、为S1，0，S3，对D2 ，Q2 Q1(A1A0)=00,01,10时，D2分别为0，1，0，CLR=T0S1ADD=T1S2SHIFT=T2图 11.4.10 PLA控制器一般结构框图PLA寄存器输入输出图 11.4.11 乘法器的PLA控制器PLAQ1S3S2S1D2Q2D1T2(SHIFT)T1T0ADDCLR现 态输 入次 态输 出Q2Q1S1S2S3Q2Q1T0T1T2(SHIFT)CLRADDT000000100000010110010T101010010000111001001T210001001001010000100图 11.4.8 乘法器状态转移表图 11.4.9 PLA编

25、码表乘积项输 入输 出Q2Q1S1S2S3D2D1T0T1T2(SHIFT)CLRADDP1000-1-P2001-11-1-P301-0-1-1-P401-1-1-1-1P510-0-1-1-P610-1-1-第五节 PLD在数字系统设计中的应用(1)减小系统的硬件规模；(2)提高系统的可靠性；(3)提高系统的工作速度；一、使用PLD器件的优点(6)降低设计成本；(7)增加系统的保密性能。(4)提高系统的灵活性；(5)缩短设计周期；(3)公路上无车，或有车，且公路通车时间超过最长时间，则主干道交通灯由红绿，公路交通灯由绿黄红；二、用GAL实现数字系统例：用GAL16V8实现交通灯管理系统。功

26、能如下：(1)公路上无车时，主干道绿灯亮,公路红灯亮；(2)公路上有车时，传感器输出C=1，且主干道通车时间超过最短时间，主干道交通灯由绿黄红，公路交通灯由红绿；一、系统级设计 1.系统初始结构图及细化结构图2.ASM图二、子系统级、部件级、元件级设计 根据ASM图，用HDL语言（如VHDL语言）描述控制器、处理器的逻辑功能；用71163实现定时器。图11.5.1 十字路口交通灯和传感器示意图主干道乡间公路图11.5.2 系统初始结构框图控制器定时器TCEFEFS处理器HGHYHRFGFYFRST图11.5.3 交通灯管理系统ASM图HG FRCESHY FRFSHR FGECSSHR FYF

27、ST0T2T1T300100111010101010101图11.5.5 系统细化结构框图GAL16V8CKCECLRHGFGNDVCCHYOEHRFGFYFRS定时器CKSCLREF5VCLR74163AB C DCRTPLDQ2SQ3Q1Q0CK(秒脉冲）秒脉冲）QCC&EF定时电路图图 11.5.1 系统状态含义表状态代 码HGHYHRFGFYFRT0100001T1010001T2001100T3001010例 设电路的输入为X，输出为Z，当X在连续的四个时钟周期内输入全“0”或全“1”时，输出为“1”，否则输出为“0”，试画出该电路的ASM图。Z=0XT1T001T4XT201XT301X01Z1XT510XT610X10Z1作业题10.5