物理章门电路与组合逻辑电路.pptx

《物理章门电路与组合逻辑电路.pptx》由会员分享，可在线阅读，更多相关《物理章门电路与组合逻辑电路.pptx（186页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、（2-1）在电子电路中，用高、低电平分别表示逻辑1和0两种逻辑状态。正逻辑：高电平表示“1”，低电平表示“0”负逻辑：高电平表示“0”，低电平表示“1”在本书中，采用的是正逻辑。第1页/共186页（2-2）获得高低电平的基本原理：ViVo+UCCRS输入信号输出信号开关S打开，Vo=+UCC，输出高电平；开关S闭合，Vo=0，输出低电平；在电子电路中，开关S是用半导体二极管或三极管实现的二极管或三极管的开关作用。第2页/共186页（2-3）5.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性5.1.1 半导体二极管的开关特性二极管的单向导电性，即外加正向电压时二极管导通，外加反

2、向电压时二极管截止。相当于一个受外加电压极性控制的开关。R+UCCS+_uiui+_uo当ui=UCC时，二极管截止，开关S断开，uo=+UCC，输出“1”；第3页/共186页（2-4）R+UCCS+_uiui+_uo5.2 半导体二极管和三极管的开关特性5.1.1 半导体二极管的开关特性二极管的单向导电性，即外加正向电压时二极管导通，外加反向电压时二极管截止。相当于一个受外加电压极性控制的开关。高、低电平有一个允许的电压范围，而不是某个特定的电压值。当 ui=0 时，二极管导通，开关S闭合，uo=0，输出“0”；第4页/共186页（2-5）RBEBRCTIBICUCE+UCCIC(mA )1

3、234UCE(V)36912IB=020A40A60A80A100AQUCC1、放大状态发射结正偏，集电结反偏。5.2.2 半导体三极管的开关特性第5页/共186页（2-6）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020A40A60A80A100AQUCCQ1静态工作点Q上升，上升到Q1时，晶体管进入饱和状态。晶体管失去了电流放大作用。2、饱和状态5.2.2 半导体三极管的开关特性第6页/共186页（2-7）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020A40A60A80A100AQUCCQ12、饱和状

4、态集电结正向偏置5.2.2 半导体三极管的开关特性第7页/共186页（2-8）RBEBRCTIBICUCE+UCC饱和状态的特征：晶体管饱和状态的开关作用：当晶体管饱和时，UCE(sat)0，发射极与集电极之间如同一个开关接通，其间电阻很小。5.2.2 半导体三极管的开关特性第8页/共186页（2-9）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020A40A60A80A100AQUCCQ1静态工作点Q下降，下降到Q2时，晶体管进入截止状态。3、截止状态Q25.2.2 半导体三极管的开关特性第9页/共186页（2-10）RBEBRCTIBICUCE+U

5、CCIC(mA )1234UCE(V)36912IB=020A40A60A80A100AQUCCQ1Q2晶体管截止状态的开关作用：当晶体管截止时，IC0，发射极与集电极之间如同一个开关断开，其间电阻很大。5.2.2 半导体三极管的开关特性第10页/共186页（2-11）R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：5.2.2 半导体三极管的开关特性第11页/共186页（2-12）总结：数字电路就是利用晶体管的开关作用进行工作的。晶体管时而从截止跃变到饱和，时而从饱和跃变到截止；不是工作在饱和状态，就是工作在截止状态，只是在饱和和截止两种工作状态转换的瞬间才经过放大状态。5.

6、2.2 半导体三极管的开关特性第12页/共186页（2-13）5.3 最简单的与、或、非门电路最简单的与、或、非门电路在电子电路中，逻辑门电路是由半导体二极管或三极管实现的，在逻辑门电路中，有分立元件电路，也有集成门电路。第13页/共186页（2-14）二极管与门YDADBAB+12V共有22个逻辑状态5.3.1 二极管与门电路二极管与门电路第14页/共186页（2-15）二极管与门YDADBAB+12V5.3.1 二极管与门电路共有22个逻辑状态ABY“与”门图形符号第15页/共186页（2-16）二极管或门YD1D2AB-12V共有22个逻辑状态5.3.2 二极管或门电路二极管或门电路第1

7、6页/共186页（2-17）二极管或门YD1D2AB-12V共有22个逻辑状态A1BY“或”门图形符号5.3.2 二极管或门电路第17页/共186页（2-18）R1DR2AY+12V+3V晶体管非门嵌位二极管共有2个逻辑状态5.3.3 三极管非门电路三极管非门电路第18页/共186页（2-19）R1DR2AY+12V+3V晶体管非门嵌位二极管共有2个逻辑状态A1Y“非”门图形符号5.3.3 三极管非门电路第19页/共186页（2-20）R1DR2Y+12V+3V晶体管“非”门“与非”门全“1”出“0”有“0”出“1”D1D2AB+12V二极管“与”门Y1“与非”门图形符号ABY与非门电路第20

8、页/共186页（2-21）R1DR2Y+12V+3V晶体管“非”门“或非”门全“0”出“1”有“1”出“0”“或非”门图形符号A1BY二极管或门YD1D2AB-12V或非门电路第21页/共186页（2-22）AB例：两输入端的与门、或门、与非门、或非门对应下列输入波形的输出波形分别如下：与门或门与门：全1才1；或门：有1就1与非门或非门与非门：有低必高，全高才低；或非门：有高必低，全低才高第22页/共186页（2-23）1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入、输出电平不匹配。第23页/共186页（2-24）5.4 TTLTTL门电路门电路将数字电路中的元、器件和连线制作在同

9、一半导体芯片上，制成集成电路。与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路。第24页/共186页（2-25）+5VYR4R2R1T2R3T4T1T5B1AD1D2(VI)(VO)4k1.6k1301k(VC2)(VE2)从三极管输入从三极管输出三极管三极管逻辑电路（TTL）电路电路结构5.4.1 TTL 反相器的电路结构和工作原理反相器的电路结构和工作原理第25页/共186页（2-26）输出级倒相级输入级5.4.1 TTL 反相器的电路结构和工作原理+5VYR4R2

10、R1T2R3T4T1T5B1AD1D2(VI)(VO)4k1.6k1301k(VC2)(VE2)第26页/共186页（2-27）5.4.1 TTL 反相器的电路结构和工作原理+5VYR4R2R1T2R3T4T1T5B1AD1D2(VI)(VO)4k1.6k1301k(VC2)(VE2)工作原理当VI=VIL（低电平“0”）时，0.2V设PN结正向压降为0.7V导通VB1=0.9V截止截止第27页/共186页（2-28）5.4.1 TTL 反相器的电路结构和工作原理+5VYR4R2R1T2R3T4T1T5B1AD1D2(VI)(VO)4k1.6k1301k(VC2)(VE2)工作原理当VI=VI

11、L（低电平“0”）时，0.2VVB1=0.9V导通高电平设PN结正向压降为0.7V输出VO为高电平“1”。第28页/共186页（2-29）5.4.1 TTL 反相器的电路结构和工作原理+5VYR4R2R1T2R3T4T1T5B1AD1D2(VI)(VO)4k1.6k1301k(VC2)(VE2)工作原理当VI=VIH（高电平“1”）时，3.4V设PN结正向压降为0.7V导通VB1=4.1V导通导通低电平输出VO为低电平“0”。第29页/共186页（2-30）5.4.1 TTL 反相器的电路结构和工作原理+5VYR4R2R1T2R3T4T1T5B1AD1D2(VI)(VO)4k1.6k1301k

12、(VC2)(VE2)工作原理TTL反相器的逻辑功能：Y=A第30页/共186页（2-31）5.4.1 TTL 反相器的电路结构和工作原理电压传输特性理想的传输特性V0(V)Vi(V)123UOHUOL(0.3V)(3.4V)UT阈值电压UT=1.4VVi(V)实际的传输特性V0(V)123UOH(3.4V)UOL(0.3V)0.71.4输出高电平输出低点平第31页/共186页（2-32）TTL“与非”门电路多发射极晶体管二极管“与”门ABYC+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCABCB1C1R1+5V5.4.2 其它类型的其它类型的TTL门电路门电路第32页/共186

13、页（2-33）1、任一输入为低电平“0”（0.3V）时“0”不足以让T2、T5导通发射结 正向偏置1V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC三个PN结导通需2.1VTTL“与非”门电路第33页/共186页（2-34）+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCuo1、任一输入为低电平“0”（0.3V）时“0”1Vuo=5-uR2-ube3-ube43.4V 高电平“1”！TTL“与非”门电路第34页/共186页（2-35）“1”高电位“1”全反偏1V2、输入全为高电平“1”（3.4V）时+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC截止

14、全导通TTL“与非”门电路第35页/共186页（2-36）“1”全反偏1V2、输入全为高电平“1”（3.4V）时+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC全导通饱和VY=0.3V低电平“0”高电位“1”TTL“与非”门电路第36页/共186页（2-37）一、电压传输特性TTL“与非”门的特性和技术参数实验电路&+5Vuiu0电压传输特性曲线是通过实验得出的。实验电路的特点：将某一输入端的电压由零逐渐增大，而将其它输入端接在电源正极保持恒定高电位。第37页/共186页（2-38）一、电压传输特性TTL“与非”门的特性和技术参数理想的传输特性u0(V)ui(V)123UOHUO

15、L(0.3V)(3.4V)UT阈值电压UT=1.4Vui(V)实际的传输特性u0(V)123UOH(3.4V)UOL(0.3V)0.71.4输出高电平输出低点平第38页/共186页（2-39）1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。典型值UOH=3.4V UOL 0.3V。2、阈值电压UTuiUT时，认为 ui是高电平。UT=1.4V一、电压传输特性TTL“与非”门的特性和技术参数第39页/共186页（2-40）二、输入、输出负载特性&？1、前后级之间电流的关系TTL“与非”门的特性和技术参数第40页/共186页（2-41）+5VR4R2R5T3T

16、4R1T1+5V前级输出为 高电平时前级后级反偏电流由前级流向后级电流IOH（拉电流）二、输入、输出负载特性1、前后级之间电流的关系TTL“与非”门的特性和技术参数负载门第41页/共186页（2-42）前级输出为 低电平时+5VR2R13kT2R3T1T5b1c1R1T1+5V前级后级电流由后级流入前级电流IOL(灌电流)二、输入、输出负载特性1、前后级之间电流的关系TTL“与非”门的特性和技术参数第42页/共186页（2-43）关于电流的技术参数二、输入、输出负载特性TTL“与非”门的特性和技术参数第43页/共186页（2-44）2、扇出系数NO扇出系数是指一个“与非”门能带同类门的最大数目

17、，它表示带负载的能力。对TTL“与非”门，NO8。二、输入、输出负载特性TTL“与非”门的特性和技术参数第44页/共186页（2-45）3、输入端接一电阻R接地“1”,“0”？二、输入、输出负载特性TTL“与非”门的特性和技术参数Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1第45页/共186页（2-46）3、输入端接一电阻R接地二、输入、输出负载特性TTL“与非”门的特性和技术参数R较小时uiUT T2不导通，输出高电平。R增大Ruiui=UT时，输出低电平。R临界=1.45KRui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1第46页/共186页（2-47

18、）1、悬空的输入端相当于接高电平。2、为了防止干扰，可将悬空的输入端接高电平。第47页/共186页（2-48）4、平均传输时间tuootuio50%50%tpd1tpd2平均传输时间二、输入、输出负载特性TTL“与非”门的特性和技术参数第48页/共186页（2-49）三态输出“与非”门电路D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE特点：它的输出除出现高电平和低电平外，还可以出现高阻状态。E 控制端A、B 输入端第49页/共186页（2-50）D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE当控制端 E=“1”时：D截止电路处于工作状态。三态输出“与非”门电

19、路第50页/共186页（2-51）D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE当控制端 E=“0”时：D导通输出端处于开路状态。高阻态截止截止三态输出“与非”门电路第51页/共186页（2-52）符号功能表&ABYE三态输出“与非”门的图形符号及功能说明：由于电路结构不同，也有当控制端为高电平时出现高阻态，为低电平时处于工作状态。三态输出“与非”门电路第52页/共186页（2-53）三态门主要作为TTL电路与总线间的接口电路用途：结论：E1、E2、E3分时接入高电平，总线就会轮流接受各个三态门的输出。公用总线&E1&E2&E3第53页/共186页（2-54）集电极开路“与非

20、”门电路（OC门）+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC一般TTL“与非”门电路第54页/共186页（2-55）+5VYR2R1T2R3T1T5B1C1ABCOC门电路&ABCY无T3、T4晶体管T5集电极开路！集电极开路“与非”门电路（OC门）第55页/共186页（2-56）+5VYR2R1T2R3T1T5B1C1ABCOC门电路工作时，T5的集电极（输出端）外接电源U和电阻RL，作为OC门的有源负载。RLUCC集电极开路“与非”门电路（OC门）第56页/共186页（2-57）OC门可以实现“线与”功能Y=Y1Y2Y3输出级UCCRLT5T5T5&UCCY1Y2Y3Y

21、RLOC1OC2OC3集电极开路“与非”门电路（OC门）第57页/共186页（2-58）Y=Y1Y2Y3?任一导通Y=0UCCRLY1Y2Y3Y第58页/共186页（2-59）全部截止Y=1所以：Y=Y1Y2Y3!Y=Y1Y2Y3?UCCRLY1Y2Y3Y第59页/共186页（2-60）5.5.1 组合逻辑电路的分析方法1、由给定的逻辑图写出逻辑关系表达式。分析步骤：2、用逻辑代数或卡诺图对逻辑代数进行化简。3、列出输入输出状态表并得出结论。电路 结构输入输出之间的逻辑关系（逻辑功能）5.5 组合逻辑电路的分析方法和设计方组合逻辑电路的分析方法和设计方法法第60页/共186页（2-61）例1：

22、分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式方法：从输入端到输出端，依次写出各个门的逻辑式，最后写出输出变量Y的逻辑式。第61页/共186页（2-62）例1：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式G1门：G2门：G3门：G4门：对逻辑式进行化简！第62页/共186页（2-63）例1：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式反演律！第63页/共186页（2-64）例1：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表1第64页/共186

23、页（2-65）例1：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表11第65页/共186页（2-66）例1：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表11其余填“0”！00第66页/共186页（2-67）例1：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y23、分析逻辑功能11结论结论：当输入A、B不同为“1”或“0”时，输出为“1”；否则，输出为“0”。“异或”门电路00=1第67页/共186页（2-68）练习练习：分析下图的逻辑功能。&ABY11第68页/共186页（2-69）真值表相同为“1”

24、不同为“0”同或门=1第69页/共186页（2-70）任务要求最简单的逻辑电路分析步骤：5.5.2 组合逻辑电路的设计方法组合逻辑电路的设计方法b、定义输入和输出变量的逻辑状态（1和0）。3、选择组成逻辑图的器件类型。可选用小规模集成门电路组成相应的逻辑电路，也可选用中规模集成的常用逻辑器件或可编程逻辑器件等构成相应的逻辑电路。2、根据逻辑状态表写出逻辑表达式；1、进行逻辑抽象。a、确定输入变量和输出变量。事件的原因为输入变量，事件的结果为输出变量。c、根据逻辑要求，列逻辑状态表；第70页/共186页（2-71）任务要求最简单的逻辑电路b、使用中规模集成的常用组合逻辑电路时，需要将逻辑函数变换

25、为适当的形式，以便能用最少的器件和最简单的连线接成所要求的逻辑电路。分析步骤：6、工艺设计。为了把逻辑电路实现为具体的电路装置，需要作一系列的工艺设计工作，包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装和调试。5、根据化简或变换后的逻辑函数式，画出逻辑图。4、将逻辑函数化简成适当的形式。a、使用小规模集成的门电路进行设计时，需要将逻辑函数化简成最简形式；5.5.2 组合逻辑电路的设计方法第71页/共186页（2-72）例：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1、首先指明逻辑符号取“0

26、”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出是Y，指示灯亮是“1”，否则是“0”。2、根据题意列出逻辑状态表、逻辑式、最终画出逻辑图。第72页/共186页（2-73）例：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。逻辑状态表1）、根据要求列出逻辑状态表第73页/共186页（2-74）例：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。2）、根据逻辑状态表写出逻辑表达式逻辑状态表第74页/共186页（2-75）

27、例：设计三人表决电路（A、B、C）。每人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。3）、将逻辑表达式化成最简式用卡诺图化简ABC0001111001ABBCAC第75页/共186页（2-76）4）、根据逻辑表达式画出逻辑图。B&AB1Y&C&第76页/共186页（2-77）&AB&C&Y若用与非门实现第77页/共186页（2-78）练习：旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。设A、B、C分别代表特快、直快、普快，开车信号分别为YA、YB、YC

28、。第78页/共186页（2-79）答案：1、首先指明逻辑符号取“0”、“1”的含义。列车在为“1”，不在为“0”。输出是三个信号灯（YA、YB、YC），信号灯亮是“1”，不亮是“0”。第79页/共186页（2-80）2、根据题意列出逻辑状态表。答案：第80页/共186页（2-81）答案：3、根据逻辑状态表写出逻辑式，并化简第81页/共186页（2-82）答案：4、根据最简逻辑表达式画出逻辑图AB&11YAYB&CYC第82页/共186页（2-83）在各种数字系统中，有些逻辑电路（编码器、译码器、数据选择器、计数器、加法器等等）经常、大量出现，为了使用方便，已经把这些逻辑电路制成了中、小规模集成

29、的标准化集成电路产品，可以直接使用，而不用重复设计这些逻辑电路。下面分别介绍它们的工作原理和使用方法。5.6 常用的组合逻辑电路常用的组合逻辑电路第83页/共186页（2-84）在数字电路中，所谓编码，就是把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号的过程。一位二进制代码有0和1两种，可以表示两个信号；两位二进制代码有00、01、10和11四种，可以表示四种信号；以此类推，n位二进制代码就有2n个组合，可以表示2n个信号。5.6.1 编码器编码器第84页/共186页（2-85）目前经常使用的编码器有：普通编码器和优先编码器。普通编码器中，任何时刻只允许输入一个

30、编码信号，否则输出将发生混乱。优先编码器中，允许同时输入两个以上的编码信息。一、普通编码器一、普通编码器第85页/共186页（2-86）二进制编码器是将某种信号的输入编成二进制代码输出的电路。二进制普通编码器第86页/共186页（2-87）例：将I0、I1、I2、I3、I4、I5、I6、I7八个输入信号编成对应的二进制代码输出。1、确定二进制代码的位数因为输入有八种信号，所以用3位二进制代码输出（2n=8，n=3）。这种编码器通常称为8/3线编码器。3位二进制普通编码器8线-3线编码器框图第87页/共186页（2-88）2、列编码表编码表是把待编码的八个信号与对应的二进制代码列成表格。这种对应

31、关系是人为设定的。不唯一。因为普通编码要求每次只能输入一个编码信号，故状态表中只能出现这些输入变量的取值组合，其他的取值组合是不可能出现的，即它们对应的最小项为无关项。这组输入变量为约束变量。第88页/共186页（2-89）3、由编码表写出逻辑表达式利用无关项化简第89页/共186页（2-90）4、由逻辑式画出逻辑图Y21Y111Y0I7I6I5I4I3I2I1用与或门实现第90页/共186页（2-91）4、由逻辑式画出逻辑图Y2Y1Y0用与非门实现1I11I21I31I41I51I61I7第91页/共186页（2-92）4、由逻辑式画出逻辑图Y2Y1Y0用与非门实现1I11I21I31I41

32、I51I61I7注意：普通编码在任意时刻只允许一个信号输入。I1=1，其余为0时，输出：001；I4=1，其余为0时，输出：011；I1 I7全为0时(I0)，输出：000。第92页/共186页（2-93）二 十进制编码器是将十进制的十个数码0，1，2，3，4，5，6，7，8，9 编成二进制代码的电路。输入的是09十个数码，输出的是对应的二进制代码（BCD码）。二 十进制普通编码器第93页/共186页（2-94）1、确定二进制代码的位数因为输入有十个代码，所以应用4位二进制代码输出（2n 10，n=4）。这种编码器通常称为10/4线编码器。第94页/共186页（2-95）2、列编码表四位二进制

33、代码共有十六种状态组合，其中任何十种状态都可表示09十个数。最常用的是8421编码方式。在四位二进制代码的十六种状态中取出前面的十种状态，表示0-9十个数码输入输 出十进制数 Y3 Y2 Y1 Y00（I0）1（I1）2（I2）3（I3）4（I4）5（I5）6（I6）7（I7）8（I8）9（I9）0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1第95页/共186页（2-96）3、由编码表写出逻辑式输入输 出十进制数 Y3 Y2 Y1 Y00（I0）1（I1）2（I2）3（I3）4（I4

34、）5（I5）6（I6）7（I7）8（I8）9（I9）0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1第96页/共186页（2-97）4、由逻辑式画出逻辑图Y2Y1Y3Y01I71I61I51I41I31I21I11I81I9987654321第97页/共186页（2-98）举例：分析如下组合逻辑电路的功能18421编码器ABCD11Y0123456789第98页/共186页（2-99）举例：分析如下组合逻辑电路的功能18421编码器ABCD11Y0123456789第99页/共186页

35、（2-100）举例：分析如下组合逻辑电路的功能18421编码器ABCD11Y0123456789输出输 入Y D C B A0101010101 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1奇数校验器第100页/共186页（2-101）优先编码器中，允许同时输入两个以上的编码信息。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。下面对74LS148系列集成优先二进制编码器的工作原理进行介绍。二、优先编码器二、优

36、先编码器第101页/共186页（2-102）74LS148优先编优先编码器码器有9个输入和5个输出，且均以低电平作为有效信号。8线-3线74LS148优先编码器框图8线-3线74LS148优先编码器第102页/共186页（2-103）74LS148优先编码器8线-3线74LS148优先编码器逻辑图111111111111111基本电路第103页/共186页（2-104）8线-3线74LS148优先编码器逻辑图74LS148优先编码器111111111111111控制电路：控制编码器的工作状态扩展编码功能第104页/共186页（2-105）74LS148功能表1、在S=0时，允许同时有多个输入端

37、为低电平，即有输入信号。第105页/共186页（2-106）2、I7 的优先权最高，I0的优先权最低。即当I7=0时，无论其它输入端有无输入信号（表中以表示），输出端只给出I7的编码，以此类推。74LS148功能表第106页/共186页（2-107）74LS148功能表3、表中的3种输出组合“111”，可以由YS、YEX的状态加以区别。第107页/共186页（2-108）例：用两片74LS148接成16线-4线优先编码器。将A0A1516个低电平输入信号编为4位二进制代码。其中A15的优先权最高，A0的优先权最低。第108页/共186页（2-109）74LS148(1)74LS148(2)74

38、LS148(2)的输出74LS148(1)的输出第109页/共186页（2-110）用两片74LS148接成的16线-4线二进制优先编码器逻辑图第110页/共186页（2-111）5.6.2 译码器译码器译码和编码的过程相反。编码是指将某种信号或十进制数（输入）编成二进制代码（输出）；译码是将二进制代码（输入）按其编码时的原意译成对应的信号或十进制数码（输出）。第111页/共186页（2-112）一、二进制译码器一、二进制译码器二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。3线-8线译码器3线-8线译码器框图第112页/共186页（2-113）74LS138

39、 3线线-8线译线译码器码器74LS138是用TTL与非门组成的3线-8线译码器。其逻辑电路图见教材P146图3.3.8。74LS138 3线-8线译码器74LS138 3线-8线译码器框图第113页/共186页（2-114）74LS138 3线-8线译码器功能表第114页/共186页（2-115）74LS138 3线-8线译码器功能表第115页/共186页（2-116）二、二二、二-十进制译码器十进制译码器二-十进制译码器的逻辑功能是将输入BCD码的10个代码译成高、低电平输出信号。（自学）第116页/共186页（2-117）二进制代码(机器代码)译码特定的输出信号控制数码显示器，直观地显示

40、数字量。译码显示系统：二-十进制数码显示译码器数码显示器三、显示译码三、显示译码器器第117页/共186页（2-118）数码显示器结构字形重叠式：分段式：点矩阵式：辉光数码管荧光数码管半导体显示器 七段显示器液晶显示器数码显示器第118页/共186页（2-119）常用的：七段显示器 用七个发光字段来构成 0 9 十个数字。abcdefg每个发光字段是一个发光二极管（PN结）：磷砷化镓（GaAsP)第119页/共186页（2-120）七段显示器：显示数字情况abcdfg09 a b c d e f g1 0 1 1 0 0 0 02 1 1 0 1 1 0 1e0 1 1 1 1 1 1 03

41、1 1 1 1 0 0 14 0 1 1 0 0 1 1 9 1 1 1 1 0 1 18 1 1 1 1 1 1 1第120页/共186页（2-121）74LS481234567816 15 14 13 12 11 109输入输入输出：接七段显示器甩空（用于测试）74LS48：BCD七段译码器/驱动器管脚图第121页/共186页（2-122）0001 0 1 1 0 0 0 0 0010 1 1 0 1 1 0 1 0000 1 1 1 1 1 1 0 DCBA a b c d e f g 09(8 4 2 1)0011 1 1 1 1 0 0 1 0100 0 1 1 0 0 1 1 01

42、01 1 0 1 1 0 1 1 0110 1 0 1 1 1 1 1 1000 1 1 1 1 1 1 1 1001 1 1 1 1 0 1 1 0111 1 1 1 0 0 0 0abcdfge74LS48 功能表第122页/共186页（2-123）74LS48与七段显示器的连接：（共阴极）译码显示系统：bfac d egbfac d egD C B A74LS48(高)(低)第123页/共186页（2-124）“1”a b g 共阴极七段显示器工作示意图：第124页/共186页（2-125）四、用译码器设计组合逻辑电路四、用译码器设计组合逻辑电路例：试用3线-8线译码器74LS148设计

43、一个多输出的组合逻辑电路。输出的逻辑函数式为：第125页/共186页（2-126）分析：当S1=1，S2+S3=0（即译码器处于工作状态）时，若将A0、A1、A2作为输入逻辑变量，则8个输出端给出的就是这3个输入变量的全部最小项m0m7。利用附加的门电路将这些最小项适当地组合起来，便可实现任何形式的三变量组合逻辑函数。74LS148第126页/共186页（2-127）解：将给出的逻辑函数表达式写成最小项之和的形式第127页/共186页（2-128）解：画出逻辑电路图第128页/共186页（2-129）5.6.3 数据选择器数据选择器作用：从一组(几路)数据中选择一路信号输出。数据选择器又称多路

44、开关。选择端输入数据输出数据功能示意图:D3D2D1D0YA1A0数据选择器地址代码端第129页/共186页（2-130）A1A0D3D2D1D0Y选择端输入数据输出数据S使能端2选1：A08选1：A2 A1 A04选1：A1 A0逻辑关系输入控制端输入数据：输出：Y=Di。使能端 S:选择端（输入地址代码）输出控制D3 D2 D1 D0 ;D7 D6 D5 D4 D3 D2 D1 D0；第130页/共186页（2-131）一、数据选择器的工作原理一、数据选择器的工作原理下面以双4选1数据选择器74LS153为例，说明数据选择器的工作原理。第131页/共186页（2-132）74LS153的逻

45、辑的逻辑图图1、74LS153有两个完全相同的4选1数据选择器。2、两个数据选择器有公共的地址输入端，而数据输入端和输出端各自独立。3、给定不同的地址代码（A0A1的状态组合），即可从4个数据中选出所要的一个，送到输出端Y。10D12D22S1和S2是附加控制端，用于控制电路的工作状态和扩展功能。第132页/共186页（2-133）输出的逻辑表达式：74LS153的逻辑图第133页/共186页（2-134）74LS153的功能的功能图图输出的逻辑表达式：使能端选 择 端输出端A1 A0Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0禁止状态单个4选1数据选择器的功能图第

46、134页/共186页（2-135）74LS153 74LS153 管脚图管脚图选择端选择端使能端：低电平有效使能端：低电平有效数据输入端数据输入端 输出端 输出端74LS1531234567816 15 14 13 12 11 109第135页/共186页（2-136）例题例题试用双4选1数据选择器74LS153组成一个8选1的数据选择器。分析：如果用两个4选1数据选择器，可以有8个数据输入端，输入端够用。为了能指定8个输入数据中的任何一个，必须用3位输入地址代码（23=8种组合）。而4选1数据选择器的输入地址代码只有两位，第三位地址输入端只能借用控制端。第136页/共186页（2-137）试

47、用双4选1数据选择器74LS153组成一个8选1的数据选择器。例题第137页/共186页（2-138）二、用数据选择器设计组合逻辑电路二、用数据选择器设计组合逻辑电路分析：具有两位地址输入A1、A0的4选1数据选择器在S=1时，输出与输入的逻辑关系：若A1、A0将作为两个输入变量，同时令D0D3为第三个输入变量的适当状态（包括原变量、反变量、1和0），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。使能端选 择 端输出端A1 A0Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0第138页/共186页（2-139）例题例题试用4选1数据选择器实现如下要求的三变

48、量组合逻辑电路。解：将上式化为与4选1数据选择器的输出逻辑函数完全符合的形式。将该结果与4选1数据选择器的输出逻辑函数对照得出：第139页/共186页（2-140）根据得出的关系式，连接电路图即可得出所需要的组合逻辑电路。第140页/共186页（2-141）5.6.4 加法器加法器两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化成若干步加法运算进行。因此，加法器是构成算术运算器的基本单元。二进制加法器可以用门电路组成的组合逻辑电路来实现。第141页/共186页（2-142）！注意：二进制的加法运算同逻辑加法运算的含义不同。前者是数的运算，而后者是逻辑运算。二进制加法：1

49、+1=10逻辑加法：1+1=1第142页/共186页（2-143）二进制加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位送来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。第143页/共186页（2-144）举例：A=1011,B=1001,计算A+B1 0 1 11 0 0 1+010110011第144页/共186页（2-145）所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。进位数(C)半加本位和数(S)A+B 半加和0+0=0 00+1=0 11+0=0 11+1=1 0一、一

50、、1 1位加法器位加法器1、半加器第145页/共186页（2-146）用组合逻辑电路实现“半加”ABCS00000101100111101、列出逻辑状态表2、由逻辑状态表写出逻辑表达式一、1位加法器1、半加器第146页/共186页（2-147）3、由逻辑表达式画出逻辑电路图（多用“与非”门实现）A 1&B 1&S&1C第147页/共186页（2-148）A、B同为“1”或“0”时，S=0；否则，S=1。“异或”门3、由逻辑表达式画出逻辑电路图（多用“与非”门实现）第148页/共186页（2-149）ABS=1ABCOSC进位输出C&3、由逻辑表达式画出逻辑电路图（多用“与非”门实现）第149页