数电时序逻辑电路练习题修改.pptx

《数电时序逻辑电路练习题修改.pptx》由会员分享，可在线阅读，更多相关《数电时序逻辑电路练习题修改.pptx（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第 1 1 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题1、时序逻辑电路在结构上 ()。A必须有组合逻辑电路 B 必须有存储电路必有存储电路和组合逻辑电路C D以上均正确分分 析析 提提 示示 根据时序逻辑电路任一时刻的输出信号，不仅取决于该时刻的输入信号，还与输入信号作用前电路所处的状态有关的功能特点，在结构上必须有存储电路记忆电路以前所处的状态。第1页/共25页第第 2 2 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题2、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路

2、 ()。A没有触发器 B没有统一的时钟脉冲控制 没有稳定状态 C D输出只与内部状态有关 分分 析析 提提 示示 异步时序逻辑电路在结构上，各触发器的时钟端不接到同一个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同步。第2页/共25页第第 3 3 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题3、图示各逻辑电路中，为一位二进制计数器的是 ()。ABCD分分 析析 提提 示示 一位二进制计数器的状态方程为 每作用1个时钟CP 信号，状态变化1次。按各电路的连接方式，求出驱动方程 并代入特性方程。第3页/共25页第第 4 4 页页

3、数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题4、从0开始计数的N进制增量计数器，最后一个计数状态为 ()。N A N1 B N+1 C 2 N D分分 析析 提提 示示 从0开始计数的N进制增量计数器，其计数状态依次是0、1、2、N1，共 N 个计数状态。第4页/共25页第第 5 5 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题5、由 n 个触发器构成的计数器，最多计数个数为 ()。n 个 A n2 B 2n 个 C 2n 个 D分分 析析 提提 示示 每个触发器 Q 端有 0、1 两种可能状

4、态，n 个触发器有 2n 种可能的状态，最多计数个数为 2n 个。第5页/共25页第第 6 6 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题6、若构成一个十二进制计数器，所用触发器至少 ()。12 个 A 3 个B 4 个 C 6 个D分分 析析 提提 示示 进制数 N=12，设触发器的个数为n，按 N 2n 关系计算n，并取最小整数，n=4。第6页/共25页第第 7 7 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题7、4个触发器构成的8421BCD码计数器，其无关状态的个数为()。6

5、个 A 8 个 B 10 个 C不定D分分 析析 提提 示示 8421BCD码计数器为十进制计数器，有效状态数为10个，4个触发器共有 24=16 个状态，无效状态数=1610=6个。第7页/共25页第第 8 8 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题8、下列计数器中，不存在无效状态的是 ()。二进制计数器 A 十进制计数器 B 环形计数器 C 扭环形计数器 D分分 析析 提提 示示 n 个触发器构成的n 位二进制计数器，2n 个状态全部为有效状态，不存在无效状态。第8页/共25页第第 9 9 页页 数字电子技术数字电子技术 第第 5

6、 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题9、异步计数器如图示，若触发器当前状态Q3 Q2 Q1为110，则在时钟作用下，计数器的下一状态为 ()。A101B111C010D 000分分 析析 提提 示示 各触发器的状态方程：，i=1,2,3 各触发器的时钟条件：CP1=CP,CP2=Q1,CP3=Q2 触发器具备时钟条件时按状态方程改变状态，不具备时钟条件时状态不变。各触发器的初始状态：CP1，使 ，Q1 变化 为 0 1，出现上升沿，Q1，使 ，Q2 变化 为 1 0，出现下降沿，Q2，使 。第9页/共25页第第 1 10 0 页页 数字电子技术数字电子技术 第第 5 5

7、章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题10、异步计数器如图示，若触发器当前状态Q3 Q2 Q1为011，则在时钟作用下，计数器的下一状态为 ()。A100B110C010D 000分分 析析 提提 示示 各触发器的状态方程：，i=1,2,3 各触发器的时钟条件：CP1=CP,CP2=Q1,CP3=Q2 触发器具备时钟条件时按状态方程改变状态，不具备时钟条件时状态不变。各触发器的初始状态：CP1，使 ，Q1 变化 为 1 0，出现下降沿，Q1，使 ，Q2 变化 为 1 0，出现下降沿，Q2，使 。第10页/共25页第第 1 11 1 页页 数字电子技术数字电子技术 第第 5 5 章

8、章 时序逻辑电路时序逻辑电路 单项选择题单项选择题11、由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数时的最小状态是 ()。0000 A 1111B 0110 C 0001 D分分 析析 提提 示示 图示电路，构成任意进制计数器所用的方法为进位输出 C置于差数法。计数范围为：预置数输入端的数值 0110 使进位输出 C 为1时的状态1111计数时的最小状态是0110。第11页/共25页第第 1 12 2 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题12、由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计

9、数器的有效状态数为 ()。16 个 A 8 个B 10 个C 12 个 D分分 析析 提提 示示 图示电路，构成任意进制计数器所用的方法为 复位 法。计数范围为：预置数输入端的数值 0000 使 为0时的状态1001共10个有效状态。第12页/共25页第第 1 13 3 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题13、由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数器的最大状态是 ()。0000A 1111B 1001C 0001D分分 析析 提提 示示 图示电路，构成任意进制计数器所用的方法为 复位 法。计数范围为：

10、预置数输入端的数值 0000 使 为0时的状态1001共10个有效状态，计数器的最大状态是1001。第13页/共25页第第 1 14 4 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题14、下列器件中，具有串行并行数据转换功能的是 ()。译码器 A 数据比较器 B 移位寄存器 C 计数器 D分分 析析 提提 示示 移位寄存器采用串行输入、并行输出的工作方式，可实现串行并行数据的转换。第14页/共25页第第 1 15 5 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空题填空题1、时序逻辑电路在任一时刻的稳定输

11、出不仅与当时的输入有关，而且还与 有关。参参 考考 答答 案案 输入信号作用前电路所处的状态分分 析析 提提 示示 时序逻辑电路在结构上，有存储电路记忆电路以前所处的状态，从而使任一时刻的输出信号，不仅取决于该时刻的输入信号，还与输入信号作用前电路所处的状态有关。第15页/共25页第第 1 16 6 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空题填空题2、时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的 电路，其二是内部存在 通路。参参 考考 答答 案案存储 反馈 分分 析析 提提 示示 时序逻辑电路用触发器等存储电路记忆电路以前所处的状态；时序

12、逻辑电路的内部反馈将电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定组合逻辑电路的输出。第16页/共25页第第 1 17 7 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空题填空题3、时序逻辑电路的“现态”反映的是 时刻电路状态变化的结果，而“次态”则反映的是 时刻电路状态变化的结果。参参 考考 答答 案案以前 当前分分 析析 提提 示示 当前输入信号 作用后，时序逻辑电路状态变化的结果为新的状态，称为“次态”；当前输入信号 作用前，时序逻辑电路所处的状态，称为“现态”，它是以前时刻输入信号作用后电路状态变化的结果。第17页/共25页第第 1

13、 18 8 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空题填空题4、时序逻辑电路按其不同的状态改变方式，可分为 时序逻辑电路和 时序逻辑电路两种。前者设置统一的时钟脉冲，后者不设置统一的时钟脉冲。参参 考考 答答 案案同步 异步分分 析析 提提 示示 同步时序逻辑电路在结构上，各触发器的时钟端接到同一个时钟信号上，有统一的时钟脉冲控制，状态变化时和时钟脉冲同步。异步时序逻辑电路在结构上，各触发器的时钟端不接到同一个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同步。第18页/共25页第第 1 19 9 页页 数字电子技术数字电子技术 第第 5

14、5 章章 时序逻辑电路时序逻辑电路 填空题填空题5、时序逻辑电路的输出不仅是当前输入的函数，同时也是当前状态的函数，这类时序逻辑电路称为 型时序逻辑电路；时序逻辑电路的输出仅是当前状态的函数，而与当前输入无关，或者不存在独立设置的输出，而以电路的状态直接作为输出，这类时序逻辑电路称为 型时序逻辑电路。参参 考考 答答 案案 Mealy Moore 分分 析析 提提 示示 Mealy 型时序逻辑电路，输出信号不仅取决于前输入的函数，同时还是当前状态的函数。Moore型时序逻辑电路，输出信号仅是当前状态的函数。第19页/共25页第第 2 20 0 页页 数字电子技术数字电子技术 第第 5 5 章章

15、 时序逻辑电路时序逻辑电路 填空题填空题6、根据触发器时钟脉冲作用方式的不同，计数器有 计数器和 计数器之分。前者所有触发器在同一个时钟脉冲作用下同时翻转，后者触发器状态的翻转并不按统一的时钟脉冲同时进行。参参 考考 答答 案案同步 异步分分 析析 提提 示示 同步计数器在结构上，各触发器的时钟端接到同一个时钟信号上，有统一的时钟脉冲控制，状态变化时和时钟脉冲同步。异步计数器在结构上，各触发器的时钟端不接到同一个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同步。第20页/共25页第第 2 21 1 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空

16、题填空题7、根据计数过程中，数字增、减规律的不同，计数器可分为计数器、计数器和可逆计数器三种类型。参参 考考 答答 案案加法 减法 分分 析析 提提 示示 加法计数器：在时钟脉冲CP作用下，计数器递增规律计数。减法计数器：在时钟脉冲CP作用下，计数器递减规律计数。可逆计数器：在时钟脉冲CP作用下，计数器可递减规律计数、可递减规律计数。第21页/共25页第第 2 22 2 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空题填空题8、计数器工作时，对 出现的个数进行计数。参参 考考 答答 案案时钟脉冲CP分分 析析 提提 示示 计数器，在时钟脉冲CP作用下进行状态

17、转换，并用不同的状态反应时钟脉冲CP出现的个数。第22页/共25页第第 2 23 3 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空题填空题9、构成一个2n 进制计数器，共需要 个触发器。参参 考考 答答 案案n分分 析析 提提 示示 在二进制计数器中，进制数 N 和触发器个数 n 的关系为 N=2n第23页/共25页第第 2 24 4 页页 数字电子技术数字电子技术 第第 5 5 章章 时序逻辑电路时序逻辑电路 填空题填空题10、8 位移位寄存器，串行输入时需经过 CP 脉冲作用后，8 位数码才能全部移入寄存器中。分分 析析 提提 示示 移位寄存器采用串行方式输入数据，每作用1个时钟脉冲CP信号输入1位数据，8位串行数据输入需作用8个时钟脉冲CP 信号，8 位数码才能全部移入寄存器中。参参 考考 答答 案案8第24页/共25页第 25 页谢谢您的观看！第25页/共25页