数字电子技术时序逻辑电路结存器.pptx

《数字电子技术时序逻辑电路结存器.pptx》由会员分享，可在线阅读，更多相关《数字电子技术时序逻辑电路结存器.pptx（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、数码寄存器（一）单拍工作方式数码寄存器数码寄存器存储二进制数码的时序电路组件，具有接收和寄存二进制数码的逻辑功能。第1页/共19页（二）双拍工作方式数码寄存器1 1、异步清零2 2、送数3 3、CR=1、CP上升沿以外的时间，寄存器保持。第2页/共19页（三）四位集成寄存器74Xl7574X175的功能表第3页/共19页二、移位寄存器 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲（CP）的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)第4页/共19页 根据移位数据的输入输出

2、方式,可分为四种电路结构：串入串出，串入并出，并入串出，并入 并出。FFFFFFFF串入串出入出FFFFFFFF串入并出入出FFFFFFFF并入串出出FFFFFFFF并入并出出第5页/共19页(一)单向移位寄存器（a a）电路串行数据输入端串行数据输出端并行数据输出端1.4位右移寄存器第6页/共19页D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、写出激励方程：3、写出状态方程：(b).(b).工作原理D2=Qn1D0 D2 D1 D3 第7页/共19页 1 0 1 1 0 1 1 0 1 1 0 00 0 0

3、0 0 0 0FF0 FF1 FF2 FF31CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011第8页/共19页DSI=11010000,从高位开始输入 经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。串入并出 经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出。串入串出第9页/共19页三、四位双向集成移位寄存器74X19474X194第10页/共19页74X197的功能表第11页/共19页1.用74X194构成环形计数器环形计数器的状态图四.74X

4、19474X194应用第12页/共19页2.用74X194构成扭环计数器扭环计数器的状态图第13页/共19页3.移位寄存器构成的序列信号发生器第14页/共19页小 结 时序逻辑电路一般由组合电路和存储电路两部分构成。它们在任一时刻的输出不仅是当前输入信号的函数，而且还与电路原来的状态有关。时序电路可分为同步和异步两大类。逻辑方程组、状态表、状态图和时序图从不同方面表达了时序电路的逻辑功能，是分析和设计时序电路的主要依据和手段。第15页/共19页 时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。时序电路的设计，首先根据逻辑功能的需

5、求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。小 结第16页/共19页 用已有的M进制集成计数器可以构成任意进制计数器，方法有：异步清零法、同步清零法、异步置数法和同步置数法。当MN时，用一片M进制计数器即可；当MN时，需要多片M进制计数器级联构成。小 结 计数器是一种常用的时序逻辑器件，在计算机和其他数字系统中起着重要作用。计数器可以统计时钟脉冲的个数，也可以用于分频、定时、产生节拍脉冲。第17页/共19页 寄存器用于存放数据和指令。分为数码寄存器和移位寄存器。数码寄存器只能并行送入、并行输出数据；移位寄存器分为左移、右移和双向移位，数据可以并入并出、并入串出、串入串出和串入并出等。移位寄存器，不仅可以将串行数码转换为并行数码，或将并行数码转换为串行数码，还可以构成移位寄存器型计数器和顺序脉冲发生器等电路。小 结第18页/共19页感谢您的观看。第19页/共19页