数字电路与逻辑设计总复习题.pptx

《数字电路与逻辑设计总复习题.pptx》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计总复习题.pptx（119页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第一章第一章 复习题复习题一填空1已知:A=(1111011)2,则 A=()10=()8421BCD 0=()161230001 0010 00117B2、（1000）16 （700）16=（900）16=（2304）10=（4400）8=（100100000000）2=(0010 0011 0000 0100)8421BCD第1页/共119页3(1.39)10=()2 (本题要求保持原精度)1%。1.0110001 27=128,则 1/128 1%,取n=7位4、一个10位的二进制数最大可表示的十进制数是（）。10235、表示一个最大的两位十进制数，至少需要（）位二进制数。76、十进制数

2、4，5，6，7对应的三位循环码分别为_、_、_、_。110111101100第2页/共119页一选择题 1 1 函数函数F=AF=AB B与与G=ABG=AB的关系为的关系为_。A.A.仅互非仅互非 B.B.仅对偶仅对偶 C.C.相等相等 D.D.既互非又对偶既互非又对偶D2、n个变量可以构成_个最小项。A.B.C.D.C3、下列各式中，_是三变量A、B、C的最小项。a.A+B+C b.A+BC c.ABC d.ABCC4 4、设运算符为$，已知有如下运算结果：0$0=00$0=0、0$1=00$1=0、1$0=01$0=0、1$1=11$1=1，则该运算是_。A.A.或运算 ；B.B.与运算

3、；C.C.异或运算；D.D.同或运算；B第二章第二章 复习题复习题第3页/共119页5、实际使用时与非门的闲置输入端应置、实际使用时与非门的闲置输入端应置_，或非门的，或非门的的闲置输入端应置。A.高电平;B.低电平AB6、表达式、表达式ABC+AD+BD+CD的多余项为的多余项为_。A.BD;B.AD;C.CD;D.ABCC第4页/共119页8、标准与或式是由、标准与或式是由_构成的逻辑表达式。构成的逻辑表达式。A.与项相或;B.最小项相或;C.或项相与;D.最大相相与B9、乘积项、乘积项ABCD的逻辑相邻相为的逻辑相邻相为_。A.ABCD;B.ABCD;C.ABCD;D.ABCD9、乘积项

4、、乘积项ABCD的逻辑相邻相为的逻辑相邻相为_。A.ABCD;B.ABCD;C.ABCD;D.ABCD9、乘积项、乘积项ABCD的逻辑相邻相为的逻辑相邻相为_。A.ABCD;B.ABCD;C.ABCD;D.ABCD9、乘积项、乘积项ABCD的逻辑相邻相为的逻辑相邻相为_。A.ABCD;B.ABCD;C.ABCD;D.ABCDC10、组合逻辑电路中的逻辑冒险现象是由于、组合逻辑电路中的逻辑冒险现象是由于_引起。引起。A.电路未达到最简;B.电路有多个输出;C.电路中存在延时;D.逻辑门类型不同。C第5页/共119页解:二直接写出F =(A+B)C +A+B +CF=(A +B)C +A+B +C

5、三、（1）若F（ABC）=m（0，1，3，6）则其对偶式F=m（）。解:F（ABC）=m（0，1，3，6）F（ABC）=m（2，4，5，7）F（ABC）=m（2，4，5，7）F（ABC）=m（2，4，5，7）F（ABC）=m（5，3，2，0）0,2,3,5第6页/共119页四.填空(1)F(A,B,C)=AB+BC=m(?)解:F(A,B,C)=AB+BC=AB(C+C)+(A+A)BC=ABC+ABC+ABC=m7+m6+m3=(7,6,3)第7页/共119页(3)F(A,B,C)=1 A BC=m(?)解:F(A,B,C)=A BC=A BC+A BC=A(B+C)+ABC=A B+A C

6、+ABCF(A,B,C)=(0,1,2,7)第8页/共119页五、若F1(A,B,C)=m(0,1,2,3)，F2(A,B,C)=M(0,1,2,3),则F1 F2=（?）。解:=F1 F2=1F1F2F第9页/共119页九.用公式法化简函数解:F=A+B C+B D+A B+A B C D=A +B C+B D+B=A+B+C+DF=(F)=A B C D第10页/共119页解:F=A+B C+A B +B +C=A B C +A B +B+C=A(B C+B)+B+C=A(B+C)+B+C=A+B+C +B +C=A+1=1第11页/共119页解:F=A B(C+D)+B C+A B+A

7、C+B C+B C D=A B C+A B D+B+A B+A C+B C D=A C+A D+B+A+A C+C D=C+D+B+A+C D=A+B+C+D第12页/共119页解:F=ABC+ABD+(A+B)C D +C D D=AB(C+D)+A B C D+C D D=AB C D+A B C D +C D D=C D+(C D+C D)D=C D+C D=1第13页/共119页六试用卡诺图法把下列函数化简为最简 “与-或”式解:F=B D+A D第14页/共119页（2）真值表如下所示，试将该函数F(A,B,C,D)化简为最简“与-或”式。解:F=C D+A D第15页/共119页3

8、.用卡诺图法化简函数F（1）F(A,B,C,D)=ABD+ACD，且(B+D)(A+B+D)=1为 最简与或式，并用最少与非门实现该函数。解:F=AB+AC=AB AC第16页/共119页(2)F=(ACD+ABC+ABC+ACD)ABC+ACD+ABC+ACD求最简“与-或”式。解:F=BD第17页/共119页(3)、已知F1（A B C D）=m（0，3，4，5，7，9，10，13，14，15）F2（A B C D）=m（2，3，5，6，7，9，12，13，15）试用卡诺图运算的方法求F3（A B C D）=F1（A B C D）F2（A B C D）的最简与或表达式。第18页/共119页

9、(4)已知：F1=m（1，2，3，5，7）+（0，6）F2=m（0，3，4，6）+（2，5)，求F=F1 F2的最简与或式。解:F=F1 F2=A B第19页/共119页第三章第三章 复习题复习题1 1、CMOSCMOS反相器反相器（b）逻辑符号1AP第20页/共119页2 2、CMOSCMOS与非门与非门&BAP（b）逻辑符号第21页/共119页3 3、带缓冲级的、带缓冲级的CMOSCMOS与非门与非门BA1P111图3.4.4 带缓冲级的CMOS与非门第22页/共119页带缓冲级的带缓冲级的CMOSCMOS与非门电路图与非门电路图第23页/共119页4 4、CMOS CMOS 或非门或非门

10、1BAP（b）逻辑符号第24页/共119页5 5、带缓冲级的带缓冲级的CMOSCMOS或非门或非门BA1P11带缓冲级的CMOS或非门&第25页/共119页带缓冲级的带缓冲级的CMOSCMOS或非门电路图或非门电路图第26页/共119页第四章第四章 复习题复习题1、用卡诺图判别函数Z和Y有何关系?解:因此Z和Y互为反函数 第27页/共119页2、某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B和C为副评判员。在评判时按照少数服从多数原则通过，但只要主评判员认为合格就算通过，在双轨输入条件下用最少与非门实现该电路。解:第28页/共119页3、设B、F均为三位二进制数均为三位二进

11、制数,B为输入为输入,F为输出为输出,要求二者之间有下述关系要求二者之间有下述关系:当当2B5B5时时,F=B+2;,F=B+2;当当B2B5B5时时,F=0,F=0。试列出真值表。B3 B2 B1 F3 F2 F10 0 0 0 0 10 0 1 0 0 10 1 0 1 0 00 1 1 1 0 11 0 0 1 1 01 0 1 1 1 11 1 0 0 0 01 1 1 0 0 0解:第29页/共119页4、分析图中所示电路的逻辑功能，请写出 分析过程。解：1写出表达式第30页/共119页第31页/共119页2列真值表3分析 由真值表分析可知,本电路为三位二进制码转换为三位循环码。（三

12、位Garg码）。第32页/共119页（方法二）第33页/共119页6、已知由38译码器实现的逻辑函数如图1所示，试改用一个4选1数据选择器(输出)实现（可附加少量门电路）。解:第34页/共119页第35页/共119页7 7、用一个四选一多路选择器实现逻辑函数，并画出电路图（说明：除一个四选、用一个四选一多路选择器实现逻辑函数，并画出电路图（说明：除一个四选一多路选择器外只提供两个反向器）。一多路选择器外只提供两个反向器）。F F（A A，B B，C C，D D）=m=m（1 1，2 2，5 5，8 8，1212）+（0 0，4 4，7 7，1010）第36页/共119页8、解:设计思路:(1)

13、分析真值表可知分析真值表可知1）0000 0100 两者是相同的。即：两者是相同的。即：8421BCD=5421BCD（2）根据题目要求只提供用74283芯片，因而不可以考虑7485芯片（比较器），设计采用同余的概念来实现电路。根据以上的分析，采用两片74283芯片设计电路。2）当8421BCD码等于0101时,5421BCD码等于1000。两者相差0011。即:8421BCD+0011=5421BCD第37页/共119页当8421BCD=0000 0100时，8421BCD+？1111，（I）片的CO=0，片为 0000+8421BCD。当8421BCD 0101时，8421BCD+？111

14、1，（I）片的CO=1，片为 0011+8421BCD。即：10000 0101=1011。第38页/共119页9 9、试用一个四位数值比较器、试用一个四位数值比较器74857485和一个四位全加器和一个四位全加器7428374283（不允许附加任何器（不允许附加任何器件）将四位二进制数件）将四位二进制数B B3 3B B2 2B B1 1B B0 0转换成转换成8421BCD8421BCD码码000D000D1010D D8 8D D4 4D D2 2D D1 1（其中（其中000D000D1010D D8 8D D4 4D D2 2D D1 1 分别表示十进制数的十位、个位数的分别表示十进

15、制数的十位、个位数的8421BCD8421BCD码）。码）。第39页/共119页1010、下图所示数据选择器、下图所示数据选择器MUXMUX的输出方程为的输出方程为，试用，试用MUXMUX（不提供其它元器件）构成检测电路，判断四位自然二进制码（不提供其它元器件）构成检测电路，判断四位自然二进制码ABCDABCD（ABCDABCD的位权依次分别为的位权依次分别为84218421）是否是）是否是8421BCD8421BCD码的非法码（若是，码的非法码（若是，输出输出F=1F=1，否则，否则F=0F=0）。）。第40页/共119页11、如图（1）所示，请分析这个电路完成什么功能？解：本电路完成4位二

16、进制数转换成两位8421BCD码的电路。第41页/共119页如图（2）所示，请分析这个电路完成什么功能？解：本电路完成4位二进制数转换成两位8421BCD码的电路。第42页/共119页 12、用四选一多路选择器和少量的门实现逻辑函数，并画出电路图。F(A,B,C,D)=m(0,1,3,4,5,8,10,11,12,14)第43页/共119页第44页/共119页1、选择题（1）触发器没有空翻（没有空翻，有空翻）；触发器可用于 设计计数器和移位寄存器（锁存数据，设计计数器和移位寄存器）；触发器的触发方式边沿触发（边沿触发，电平触发）。（2）锁存器有空翻（没有空翻，有空翻）；锁存器可用于 锁存数据（

17、锁存数据，设计计数器和移位寄存器）；锁存器的触发方式 电平触发 （边沿触发，电平触发）。（3）CMOSFF的输入端在使用时，多余的输入端不可以悬空（不可以悬空，可以悬空）。对于与非门多余的输入端接高电平（接高电平，接地），对于或非门多余输入 接地（接高电平，接地）。第五章第五章 复习题复习题第45页/共119页2 2、基本触发器的逻辑符号与输入波形如图P5.1P5.1所示。试作出 Q Q、Q Q 的波形。SDRDQQ图 P5.1第46页/共119页3、画出P5.11中Q端的波形,设初态为“0”。Q第47页/共119页4已知触发器电路及其输入波形如下图所示，试作输出端的波形。1电路及其输入波形见

18、下图，设Q初态为“0”，作Q端的波形。Q第48页/共119页5、已知触发器电路及其输入波形如下图所示，作Q端的波形。第49页/共119页6分析下图电路,将分析结果填入下表。解：X=0：（1）具有自启动；（2）二位二进制同步加法计器。00 01 10 11 X=1：（1）具有自启动；（2）二位二进制同步减法计数器。11 10 01 00 第50页/共119页推广：用JKFF构成的异步可逆计数器：X=0：（1）二位异步二进制加法计数器；X=1：（2）二位异步减法计数器。第51页/共119页用DFF构成的异步可逆计数器：X=0：（1）二位异步二进制减法计数器；X=1：（2）二位异步加法计数器。第52

19、页/共119页第六章第六章 复习题复习题1、填空题和选择题（1）通过级联方法，把两片4位二进制计数器7416l连接成为8位二进制计数器后，其最大模值是 。（2）对MSI计数器，若 ，无论CP信号处于何状态，计数器立即清零，该清零方式称为 ；MSI计数器74163的清零方式为 。（3）分析时序电路时所列的四组方程包括时钟方程、及电路输出方程。（4）设计模为12的二进制计数器，如使用74163利用CR端以复0法则其反馈态Q3Q2Q1Q0为 ，如使用74161利用LD端以置最小数法设计，则所置数为（）2。（5）74LS161，74LS160和74LS163均为常用的加法计数器。与74LS161之功能

20、相比，不同之处在于74LS160为 ，74LS163为 。256异步清零 同步清零 激励方程 次态方程 1011 0100 模十计数器 同步清零 第53页/共119页（6）若将一片模值为10的74160芯片和一片模值为16的74161芯片同步级联，则级联后的模值为 。（7）由3个JK触发器构成的3位二进制同步加法计数器的基本结构是:CP1=CP2=CP3=CP;各级触发器均接为 ,且T1=,T2=,T3=,Z=。（8）一个10位的二进制数最大可表示的十进制数是 。(9)(9)两片7416074160组成的电路如图1 1所示，计数器是采用了 （置数法、复0 0法），级联的方式是 级联，实现的模长

21、为 ，74160(1)74160(1)、74160(2)74160(2)的反馈状态分别为（）2 2和（）2 2 。160 TFF 1 Q1 Q1Q2 Q1Q2Q3 1023 复0法 同步 420010 0100 第54页/共119页2 2、试用7416174161用复0 0法实现M=12M=12的计数器。解：7416174161为异步复0 0方式，起跳状态为S S1212，即：(1100)(1100)2 2。电路图如下所示：第55页/共119页考虑可靠清零，电路图如下所示：第56页/共119页3 3、试用7416374163用复0 0法设计M=12M=12的计数器。解：7416374163为同

22、步复0 0方式，起跳状态为S S1111，即：(1011)(1011)2 2。电路图如下所示：第57页/共119页4、试用74161,用预置“0”法设计M=6的计数器。解：7416174161为同步置数方式，反馈状态为：M 1=6 1=5=(0101)2;LD=Q2 Q0第58页/共119页1）N=N1 N22）两片74160的PT恒为1，都处于计数状态。0000 0000 74160(2)74160(1)0000 0001 0000 1001 0001 0000 1001 1001 74160(2)74160(1)0001 0001 5、异步级联第59页/共119页6、同步级联1）M=100

23、，CP1=CP2=CP，P=T=1；（1片）2）QCC（1）=P（2）=T（2）；当第十个CP到达后，1片为 Q3 Q2 Q1 Q0=0000，2片为 Q3 Q2 Q1 Q0=0001。第60页/共119页7 7、试用两片7416074160接成M=29M=29的计数器。解法1 1：采用整体预置0 0法，如图6.5.226.5.22所示。Q80 Q40 Q20Q10 Q8Q4Q2Q1 0 0 1 0 1 0 0 0强调：采用整体预置0法，必须接成同步的形式，千万不可接成异步形式。第61页/共119页第62页/共119页第63页/共119页8、用两片74161设计一个M=56的计数器。解：方法一

24、：用预置“0”法，M=48+8=56即：状态：0000 0000 0011 0111强调：用整体预置“0”0”法时，要注意计数器一定要接成同步形式，千万不能接成异步形式。第64页/共119页9 9、试用整体预置零法在图5增加适当的连线,构成同步二十四进制计数器，（注：图中与非门的输入端数视需要而定）。解:74161异步清零,同步置数，采用置零法实现。(24)10=(00011000)2,计数状态:0000000000010111,反馈函数按(00010111)2写。第65页/共119页第66页/共119页10、分析图所示计数器电路，说明是模长为多少的计数器，并列出状态转移表。、分析图所示计数器

25、电路，说明是模长为多少的计数器，并列出状态转移表。当当M=0时，预置数为时，预置数为(0010)2，则是，则是8进制计数器；进制计数器；当当M=1时，预置数为时，预置数为(0100)2，则为，则为6进制计数器。进制计数器。第67页/共119页11、将3改为设计题：试用一片74161和一个开关设计计数器，当K=0时，计数器Q3Q2Q1Q0为00101001；当K=1时，计数器Q3Q2Q1Q0为01001001。请画出电原理图。解：解：当K=0时，预置数为(0010)2，则是8进制计数器；当K=1时，预置数为(0100)2，则为6进制计数器。第68页/共119页12、判断下图所示电路是几进制计数器

26、判断下图所示电路是几进制计数器?M=365M=512+256+64+32+4+1 =86974160是模十计数器,电路为同步级联并采用置”0”法,则M-1=36474161是M=16计数器,电路为同步级联并采用置”0”法实现,则M-1=001101100100第69页/共119页13、试分析图所示电路的分频比试分析图所示电路的分频比(即即Y与与CP的分频比的分频比)。Y Y与与CPCP的分频比为的分频比为1 1：240 240 7416174161是是M=16M=16计数器计数器,电路为同步级联并采用置电路为同步级联并采用置”0 0”法法,则则M-1=01110111M-1=01110111。

27、M=64+32+16+4+2+1+1=120,M=64+32+16+4+2+1+1=120,则则Y=1202=240Y=1202=240。11第70页/共119页14、用一片74194和若干与非门设计一个产生序列码为110100,且能自启动的序列信号发生器。要求：导出DSL的表达式并画出电路。解：110100，110100第71页/共119页Q1 Q2 Q3 DSL 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0检查自启动：000 001 ，111 110 电路具有自启动性110100，110100注意:考虑电路具有自启动性时，000和111这两

28、个特殊格的圈化值得关注,即:000要圈画,111不能圈画。第72页/共119页电路图第73页/共119页第74页/共119页15、试用74194及74151设计产生序列 11100010011010，要求电路具有自启动性。解：11100010011010，111000 降去Q3：第75页/共119页注意：要使电路具有自启动性，0000一定要取“1”，才能使00000001。1111一定要取“0”，才能使11111110。第76页/共119页第77页/共119页第八章第八章 复习题复习题一、概念及其应用一、概念及其应用 传感传感 器器A/D计算计算 机机D/A模拟模拟 控制控制 被测被控对象被测

29、被控对象图图8.0.1典型的数字控制系统框图典型的数字控制系统框图二、主要技术指标二、主要技术指标 1.精度：用分辨率、转换误差表示精度：用分辨率、转换误差表示 2.速度：用转换时间、转换速率表示速度：用转换时间、转换速率表示 能够将数字量转换为能够将数字量转换为模拟量的器件称为数模拟量的器件称为数模转换器，简称模转换器，简称D/A转换器或转换器或DAC。能够将模拟量转换为能够将模拟量转换为数字量的器件称为模数字量的器件称为模数转换器，简称数转换器，简称A/D转换器或转换器或ADC。第78页/共119页1.在在A/D转换器中转换器中,已知已知是量化单位是量化单位,若采用若采用“四舍五入四舍五入

30、”方法划分量化电平方法划分量化电平,则最则最大量化误差为大量化误差为_。A.1/4 ;B.1/2;C.1;D.2B2.若一个若一个10位二进制位二进制D/A转换器的满刻度输出电压为转换器的满刻度输出电压为10.23V,当输入为当输入为(1100000010)2时时,输出电压为输出电压为_ V。A.2.65;B.5.12;C.7.7 ;D.8.58C解：D=512+256+2=770D=512+256+2=770u0:10.23=770:2u0:10.23=770:21010-1-1第79页/共119页4.4.已知已知4 4位倒位倒T T型型DACDAC，输入数字量为，输入数字量为1101110

31、1，u uREF REF=-8V=-8V，R Rf f=R=R，则输出模拟量，则输出模拟量u uO O=?=?解：3.已知一个已知一个DAC电路有电路有4个并行数字输入端个并行数字输入端,则分辨率为则分辨率为_。第80页/共119页5.一个倒T网络的10位D/A转换器的最小输出电压为0.01V，则当输入为(1100000100)2时，对应的输出电压为_V。A7.72 B8.56 C9.64 D10.25解：D=512+256+4=772D=512+256+4=772u0:0.01=772:1u0:0.01=772:1A6.在转换器中，已知是量化单位，若采用“舍尾”方法划分量化电平，则最大量化误

32、差为_ 。A1/4 B1/2 C1 D2C第81页/共119页5.已知uOm=5V，n=10，则6.倒倒T型网络型网络DAC的的uOm=10V，试问需多少位代码，才能使分辨率，试问需多少位代码，才能使分辨率R达到达到2mV。(Rf=R)解 由题意知：第82页/共119页8.已知一个已知一个ADC为为4位位,则分辨率为则分辨率为_。9.9.已知一已知一ADCADC为为1010位，位，U UREFREF=5V=5V，则：，则：10.ADC080910.ADC0809的分辨率为的分辨率为8 8位，即该转换的输出数据可以用位，即该转换的输出数据可以用2 28 8个二进制数进个二进制数进行量化，其分辨率

33、为行量化，其分辨率为1LSB(1LSB(数字量的最小的单位数字量的最小的单位)。用百分比表示，则其分。用百分比表示，则其分辨率为：辨率为：第83页/共119页第九章第九章 复习题复习题一、填空和选择题1、使用PROM实现组合逻辑时，应首先把逻辑函数变换成_，而使用PLAPLA实现组合逻辑时，应首先把逻辑函数变换成_。（A A：最小项表达式，B B：最大项表达式，C：最简与或式）2、存储器容量的扩展有_扩展和_扩展两种方法。如把1K1K字44位容量的2114RAM2114RAM扩展为16K16K字88位的RAMRAM，则需_片21142114和一个_译码器。3、若用ROM实现“将八位二进制数转换

34、成十进制数(用BCD码表示)的转换电路”，则ROM的容量至少应为_。28x 12=3072第84页/共119页4、有一个存储器的容量为1024字88位，则该存储器共有_个基本存储单元，共存有_字，每字有_位，该存储器共有_个21142114。5、某RAM存储器矩阵采用3232的形式，行地址译码器采用5/32线译码器；列地址译码器采用3/8线译码器，则可知该RAM有_个存储单元。该存储矩阵共有_个字，每个字有_位，其列地址译码器的每根输出线接存储矩阵的_列。6、存储器的容量用_和_的乘积表示。构成16K1616K16位的RAMRAM需要_片容量为1K41K4的21142114，这时应有_条地址线

35、，一次读出操作选中_。第85页/共119页7、RAM在工作时，可以按地址对指定单元_或_数据；而ROMROM在工作时，只能_指定单元的数据。（擦出、读取、存放）8、一个RAM的容量为1024字88位，则该RAMRAM共有_个基本存储单元，工作时每次访问_个基本存储单元，有_个地址端。9、只能读出、不能写入，但信息可永久保存的存储器是_。A 固定ROM BRAM CEPROM DDRAMA第86页/共119页10、16K8RAM，其地址线和数据线的数目分别为_。A8条地址线，8条数据线 B10条地址线，4条数据线 C16条地址线，8条数据线 D14条地址线，8条数据线D11、若用ROM实现“两个

36、三位二进制数相乘的乘法器”，则ROM的容量至少应为_。26x6=384第87页/共119页二、用ROM设计两个一位二进制数a和b及进位输入c的全加器，设本位和为S,进位输出为CO。第88页/共119页三、由EPROM构成的电路如下，试分析电路，列出真值表，填写功能。1、X、Y、Z的真值表为：2、该电路的逻辑功能是_第89页/共119页四、由PROM和DFF构成的电路如图所示，设Q1Q2Q3的初态为000。1）试填写Q1Q2Q3的状态转移表。2）试写出序列码F码型。3）试说明这是什么功能的电路。第90页/共119页F=11011100，11011100，功能：M=8的11011100序列码发生器

37、。第91页/共119页五、试用ROM实现下列多输出函数电路。解：第92页/共119页第93页/共119页六、由PROM和DFF构成的计数型序列码发生器如下，分析该电路后，试画出该电路的全状态转移图和产生的序列码F=？（设初态为Q3Q2Q1=000）序列码F=第94页/共119页序列码F=0000011第95页/共119页第十章第十章 复习题复习题一、填空1、使用GAL16V8最多可设置_个输入端，最多可设置_个输出端。2、说明下表中所列5种器件的与、或阵列是固定结构还是可编程结构（在表内对应小格中打“”）。第96页/共119页3、GAL16V8共有_个管脚，其中输入端最多可有_个，输出端最多可

38、有_个，其OLMCOLMC在结构控制字的作用下可以构成_种不同的工作模式。4、PAL和GAL的相同之处是基本结构都是_阵列可编程，_阵列固定。不同之处是_（PALPAL，GALGAL）的输出结构是固定的，而_（PALPAL，GALGAL）的输出结构可由用户编程确定。第97页/共119页5、GAL16V8的与阵列产生的乘积项最多包含_个变量。326、GAL16V8器件在结构上的特点是：与阵列可编程、或阵列_。固定7、GAL16V8的与阵列总共可实现_个乘积项。64第98页/共119页8、用、用PLA器件实现函数器件实现函数 解解：用：用PLA器件实现，需器件实现，需3个输入端，个输入端，2个输出

39、端。个输出端。用卡诺图法化简，得出用卡诺图法化简，得出F1、F2的最简与或式：的最简与或式：相应的实现电路如图相应的实现电路如图10.5.2所示。所示。第99页/共119页图图10.5.2 用用PLA实现组合函数的设计实现组合函数的设计&1第100页/共119页9、试用、试用PLA实现实现4位二进制码到位二进制码到Gray码的转换。码的转换。解：利用卡诺图化简得最简与或式：解：利用卡诺图化简得最简与或式：第101页/共119页与与阵阵列列或或阵阵列列A3A2A1A0D3D2D1D0第102页/共119页CP图210.已知DFF及PLA组成的电路如图所示,作全状态转移图,分析逻辑功能。第103页

40、/共119页第104页/共119页第105页/共119页10.1 PLD器件有哪几种分类方法？按不同的方法划分器件有哪几种分类方法？按不同的方法划分PLD器件分别有哪几种类器件分别有哪几种类型？型？PLD器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度分类，分类，PLD器件可分为低密度可编程逻辑器件（器件可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器）和高密度可编程逻辑器件（件（HDPLD）两种。具体分类如下：）两种。具体分类如下：第106页/共119页10.6 GAL16V8的OLMC有哪几种具体配置？

41、OLMC可配置成5种不同的工作模式：为专用输入模式；为专用组合输出模式；为反馈组合输出模式；为时序电路中的组合输出模式；为寄存器输出模式；第107页/共119页第十二章第十二章 复习题复习题1、控制器的描述方法和设计依据是_。状态转移表或状态转移图2、ASM图由3个基本符号组成，它们分别是_、_和_。状态框 判断框条件框3、AB这条语句属于RTL中的_。A传输语句 B算术语句 C逻辑语句 D移位语句A4、数据处理器的具体操作过程可用处理器明细表来说明，它包括_和_两个子表。操作表状态变量表第108页/共119页处理器控制器6、数字系统设计一般分为三个阶段,即:_、_和_。系统设计阶段逻辑设计阶

42、段电路设计阶段5、数字系统一般由 输入接口、输出接口、_和_四部分构成。7.数字系统设计过程中，涉及三个阶段，数字系统设计过程中，涉及三个阶段，a电路设计、电路设计、b系统设计、系统设计、c逻辑设计，按逻辑设计，按设计先后进行的排序为设计先后进行的排序为 D 。A bac B abc C cba D bca第109页/共119页8、已知一个数字系统，它有三个寄存器X、Y、Z，它的算法流程图如图6所示，请导出状态数最少的ASM图。第110页/共119页第111页/共119页9、数字系统的、数字系统的ASM图如下图如下,试把该系统控制器的状态转移图画完整。试把该系统控制器的状态转移图画完整。X1/

43、Y3X2/X3/Y1X3/Y1第112页/共119页10、试用每态一个触发器的方法实现下列、试用每态一个触发器的方法实现下列ASM图描述的控图描述的控制器，分别用两个制器，分别用两个DFF的输出表示的输出表示ASM图中两个状态，触图中两个状态，触发器输出用发器输出用T1、T2表示，请写出两个触发器的激励方程，表示，请写出两个触发器的激励方程，以及控制器的输出函数逻辑表达式。以及控制器的输出函数逻辑表达式。T1S1+T2S3T1S1S2+T1S1S2+T2S3=T1S1+T2S3T1S2S1T2T2S3第113页/共119页1111、图6 6为某数字系统的ASMASM图，其中STARTSTART

44、和A100A100分别为处理器发出的状态信号S S1 1和S S2 2。试画出该系统控制器的状态转移图，状态转移图中箭头上的标注为S S1 1S S2 2/CLR SHIFT OUT/CLR SHIFT OUT。图6状态转移图S1CLRSHIFTS2OUT第114页/共119页12、对于图6 6的ASMASM图，若用每态一个触发器（DFFDFF）的方法实现该系统的控制器，试写出控制器输出控制信号的逻辑表达式，和控制器中D D触发器激励函数的逻辑表达式，若X X为8 8位并行数据输入端，输出Z Z取自寄存器Y Y，试描述该系统实现的功能。CLR=_ DCLR=_ D0 0=_=_SHIFT=_ DSHIFT=_ D1 1=_=_OUT=_ DOUT=_ D2 2=_=_功能：_T0S1T1T2S2T0S1+T2S2T2S2+T0S1T1实现函数 2YX100 (0X100)第115页/共119页13.13.请将图7 7所示两状态时序机的状态图转化成ASMASM流程图。第116页/共119页19.19.请将图8 8所示三状态时序机的状态图转化成ASMASM流程图。第117页/共119页.如下图所示，某系统的ASM图，试根据图中状态编码方式，写出控制器输出的控制信号的逻辑表达式，和控制器中D触发器激励函数的逻辑表达式。第118页/共119页感谢您的观看！第119页/共119页