数字逻辑与数字电路复习.ppt

《数字逻辑与数字电路复习.ppt》由会员分享，可在线阅读，更多相关《数字逻辑与数字电路复习.ppt（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第第第1 1章章章章 数字逻辑基础数字逻辑基础数字逻辑基础数字逻辑基础学习要点：学习要点：二进制、二进制与十进制的相互转换 逻辑代数的公式与定理、逻辑函数化简 基本逻辑门电路的逻辑功能一：进制数互相转换一：进制数互相转换(p3)1.将N进制转换为十进制进制转换为十进制：按权展开，即可以转换为十进制数。2.二进制数转换为八进制数二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。3.八进制数转换为二进制数八进制数转换为二进制数：将每位八进制数用3位二进制数表示。4.二进制数与十六进制数二进制数与十六进制数的相

2、互转换，按照每4位二进制数对应于一位十六进制数进行转换。5.十进制转换为二进制十进制转换为二进制：将整数部分和小数部分分别进行转换。整数部分连续除以2，取余；小数部分连续乘以2，取整数部分。例：例：(44.375)10(101100.011)2(54.3)8(900)10(1110000100)2(1604)8二：逻辑代数基础二：逻辑代数基础Y=A+BY=A1.基本逻辑运算与基本逻辑门（基本逻辑运算与基本逻辑门（p9-p11）2.逻辑代数的逻辑代数的基本公式基本公式、3条规则条规则与与常用公式常用公式（p12-p13）3.逻辑函数的逻辑函数的公式化简法公式化简法（p15）4.逻辑函数的最小项表

3、达式与逻辑函数的最小项表达式与卡诺图化简法卡诺图化简法(p16-p22)5.逻辑函数的与非表达式以及用与非门实现逻辑函数的与非表达式以及用与非门实现例例1：求 的对偶式对偶式求 的与非表达式与非表达式第第第第3 3 章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路1、组合逻辑电路的特点、组合逻辑电路的特点p532、组合逻辑电路的、组合逻辑电路的设计方法设计方法(必考大题必考大题)2、编码器、编码器、译码器及其应用译码器及其应用3、数据分配器、数据分配器、数据选择器数据选择器4、加法器加法器5、竞争、冒险现象竞争、冒险现象例例1.三位二进制三位二进制编码器编码器真值表真值表输输入入8个

4、个互互斥斥的的信信号号输输出出3位位二二进进制制代代码码例例2.三位二进制三位二进制译码器译码器真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。例例3.四选一数据选择器真值表四选一数据选择器真值表p69例例4.1路路-4路数据分配器真值表路数据分配器真值表p69由地址码决定将输入数据送给哪路输出。例例5.全加器真值表全加器真值表Ai、Bi：加数Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。实现多位二进制数相加的电路称为加法器。1、串行进位加法器、串行进位加法

5、器构成构成构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）进位表达式进位表达式和表达式和表达式4位超前进位加位超前进位加法器递推公式法器递推公式加法器的级连加法器的级连集集成成二二进进制制4位位超超前前进进位位加加法法器器真值表真值表电路功电路功能描述能描述例例6、组合逻辑电路设计方法组合逻辑电路设计方法例例例例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电

6、灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。1 穷举法 1 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简 3 2 已为最简与或表达式 4 逻辑电路图逻辑电路图用与非门实现用异或门实现真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时

7、，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1 穷举法 1 2 2 逻辑表达式逻辑表达式 3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 5 逻辑变换逻辑变换 6 逻辑电逻辑电路图路图 3 化简 4 111Y=AB+AC 5 6 1.触发器的触发器的定义定义p952.熟悉熟悉RS触发器、触发器、JK触发器触发器、D触发器触发器、T触发器的逻辑功触发器的逻辑功能与能与特性方程特性方程（p98-p101）第第第第4 4章章章章 触发器触发器触发器触发器RS触发器特性方程：触发器特性方程：CP=1期间有效期间有效RS触发器特性表：触发

8、器特性表：JK=00时不变时不变JK=01时置时置0JK=10时置时置1JK=11时翻转时翻转JK触发器特性表：触发器特性表：1.时序逻辑电路的特点时序逻辑电路的特点p1142.分析方法分析方法3.计数器的定义计数器的定义p1234.计数器的分析、用计数器的分析、用74LS161构成任意进制的计数器构成任意进制的计数器第第第第5 5章章章章 时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路输出方程：驱动方程：写写方方程程式式1例例1：分析如下时序电路的逻辑功能：分析如下时序电路的逻辑功能2求状态方程求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态转换

9、表计算、列状态转换表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011004画状态图、时序图画状态图、时序图5电电路路功功能能时时序序图图有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS16

10、1/163CR=0时异步清零。时异步清零。CR=1、LD=0时同步置数。时同步置数。CR=LD=1且且CPT=CPP=1时，按照时，按照4位自然二进制码进行位自然二进制码进行同步二进制计数。同步二进制计数。CR=LD=1且且CPTCPP=0时，计数器状态保持不变。时，计数器状态保持不变。例例2、用、用74LS161构成任意进制的计数器：构成任意进制的计数器：乘数法乘数法+置数法置数法74HCT161的可预TTL计数器，两级串联预置为（01010010）B,即十进数82，两级串联最大数为256，则：256-82=174，该计数是174进制计数器。1.存储容量的计算存储容量的计算第第第第6 6章章章章 半导体存储器半导体存储器半导体存储器半导体存储器第第第第7 7章章章章 可编程逻辑器件可编程逻辑器件可编程逻辑器件可编程逻辑器件2.专用集成电路专用集成电路ASIC的定义、特点等的定义、特点等p1621.多谐振荡器多谐振荡器p2032.单稳态触发器的定义和作用单稳态触发器的定义和作用p2053.施密特触发器施密特触发器第第第第8 8章章章章 脉冲波形的产生与脉冲波形的产生与脉冲波形的产生与脉冲波形的产生与整形整形整形整形