数字逻辑(第3章一二讲).ppt

《数字逻辑(第3章一二讲).ppt》由会员分享，可在线阅读，更多相关《数字逻辑(第3章一二讲).ppt（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章第三章 门电路门电路教学教学教学教学目的目的目的目的理解：理解：理解：理解：CMOSCMOS门电门电门电门电路和路和路和路和TTLTTL门电门电门电门电路路路路结结结结构与工作原理。构与工作原理。构与工作原理。构与工作原理。掌握：掌握：掌握：掌握：CMOSCMOS门电门电门电门电路和路和路和路和 TTLTTL门电门电门电门电路外特性，正确使用路外特性，正确使用路外特性，正确使用路外特性，正确使用CMOSCMOS门电门电门电门电路和路和路和路和TTLTTL门电门电门电门电路。路。路。路。重点重点重点重点与与与与难难难难点点点点重点：晶体管的开关特性；基本重点：晶体管的开关特性；基本重点：晶

2、体管的开关特性；基本重点：晶体管的开关特性；基本逻辑门电逻辑门电逻辑门电逻辑门电路；路；路；路；TTLTTL门门门门电电电电路和路和路和路和MOSMOS门电门电门电门电路。路。路。路。难难难难点点点点:TTL:TTL门电门电门电门电路和路和路和路和CMOSCMOS门电门电门电门电路。路。路。路。教学教学教学教学内容内容内容内容1.1.半半半半导导导导体二极管体二极管体二极管体二极管门电门电门电门电路路路路2.2.CMOSCMOS门电门电门电门电路路路路 3.3.TTLTTL门电门电门电门电路路路路复习：半导体基础知识 本征半导体本征半导体本征半导体本征半导体：纯净的具有晶体结构的半导体。：纯净

3、的具有晶体结构的半导体。：纯净的具有晶体结构的半导体。：纯净的具有晶体结构的半导体。本征激发本征激发本征激发本征激发(热激发）：热激发）：热激发）：热激发）：在受温度、光照等环境因素的影在受温度、光照等环境因素的影在受温度、光照等环境因素的影在受温度、光照等环境因素的影响，半导体共价键中的价电子获得足够的能量而挣脱共响，半导体共价键中的价电子获得足够的能量而挣脱共响，半导体共价键中的价电子获得足够的能量而挣脱共响，半导体共价键中的价电子获得足够的能量而挣脱共价键的束缚，成为自由电子的现象。价键的束缚，成为自由电子的现象。价键的束缚，成为自由电子的现象。价键的束缚，成为自由电子的现象。两种载流子

4、两种载流子多子：自由电子多子：自由电子多子：自由电子多子：自由电子少子：空穴少子：空穴少子：空穴少子：空穴杂质半导体：杂质半导体：杂质半导体：杂质半导体：在本征半导体中掺入微量的杂质形成的在本征半导体中掺入微量的杂质形成的在本征半导体中掺入微量的杂质形成的在本征半导体中掺入微量的杂质形成的半导体。半导体。半导体。半导体。N N型半导体：型半导体：型半导体：型半导体：在纯净半导体硅或锗中掺入磷、砷等在纯净半导体硅或锗中掺入磷、砷等在纯净半导体硅或锗中掺入磷、砷等在纯净半导体硅或锗中掺入磷、砷等5 5价元素。价元素。价元素。价元素。施主杂质施主杂质：因为五价元素的杂：因为五价元素的杂质在半导体中能

5、够产生多余的质在半导体中能够产生多余的电子，故称之为施主杂质或电子，故称之为施主杂质或N型型杂质。杂质。多子：空穴多子：空穴多子：空穴多子：空穴少子：自由电子少子：自由电子少子：自由电子少子：自由电子P P型半导体：型半导体：型半导体：型半导体：在纯净半导体硅或锗中掺入硼等在纯净半导体硅或锗中掺入硼等在纯净半导体硅或锗中掺入硼等在纯净半导体硅或锗中掺入硼等3 3价元素。价元素。价元素。价元素。受主杂质受主杂质：因为三价元素的因为三价元素的杂质在半导体中能够接受电杂质在半导体中能够接受电子，故称之为受主杂质或子，故称之为受主杂质或P型型杂质。杂质。载流子的两种载流子的两种运动方式运动方式：n扩散

6、运动扩散运动：由于存在浓度差，载流子从浓度高的区：由于存在浓度差，载流子从浓度高的区域向浓度低的区域运动。域向浓度低的区域运动。n漂移运动漂移运动：载流子在电场作用下的定向运动。：载流子在电场作用下的定向运动。PN结的形成结的形成：n将一块半导体的一侧掺杂成将一块半导体的一侧掺杂成P型半导体，另一侧掺型半导体，另一侧掺杂成杂成N型半导体，在两种半导体的交界面处将形成一型半导体，在两种半导体的交界面处将形成一个特殊的薄层个特殊的薄层 PNPN结结结结。PNPN结的形成结的形成结的形成结的形成PN结形成示意图结形成示意图 多子多子扩散扩散 形成空间电荷区形成空间电荷区产生内电场产生内电场 少子少子

7、漂移漂移促使促使促使促使阻止阻止阻止阻止 扩散与漂移达到动态平衡扩散与漂移达到动态平衡形成一定宽度的形成一定宽度的PN结结u外加正向电压（也叫正向偏置）外加正向电压（也叫正向偏置）u外加电场与内电场方向相反，外加电场与内电场方向相反，内电场削弱内电场削弱，扩散运动大大超，扩散运动大大超过漂移运动，过漂移运动，N区电子不断扩散到区电子不断扩散到P区，区，P区空穴不断扩散到区空穴不断扩散到N区，形成较大的正向电流，这时称区，形成较大的正向电流，这时称PN结处于结处于导通导通导通导通状态。状态。PNPNPNPN结的单向导电性结的单向导电性结的单向导电性结的单向导电性u外加反向电压（也叫反向偏置）外加

8、反向电压（也叫反向偏置）u外加电场与内电场方向相同，增强了内电场，多子扩散难外加电场与内电场方向相同，增强了内电场，多子扩散难以进行，少子在电场作用下形成反向电流以进行，少子在电场作用下形成反向电流，因为是少子漂因为是少子漂移运动产生的，反向电流很小，这时称移运动产生的，反向电流很小，这时称PN结处于结处于截止截止截止截止状状态。态。PN结的伏安特性结的伏安特性正向导通区正向导通区反向截止区反向截止区反向击穿区反向击穿区K:波耳兹曼常数波耳兹曼常数T:热力学温度热力学温度q:电子电荷电子电荷逻辑门电路：用以实现基本和常用逻辑运算的电子电路。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。基本

9、和常用门电路有与门、或门、非门（反相器）、与非门、基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。或非门、与或非门和异或门等。逻辑逻辑0 0和和1 1：电子电路中用高、低电平来表示。电子电路中用高、低电平来表示。获得高、低电平的基本方法：利用半导体开关元件的导通、截获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。止（即开、关）两种工作状态。正逻辑与负逻辑的表示方法：正逻辑与负逻辑的表示方法：n正逻辑正逻辑：高高电平用电平用1 1表示，表示，低低电平用电平用0 0表示。表示。n负逻辑负逻辑：高高电平用电平用0 0表示，表示，低低

10、电平用电平用1 1表示。表示。门电路的分类。门电路的分类。门电路的分类门电路的分类门电路的分类门电路的分类n n 双极型集成电路双极型集成电路双极型集成电路双极型集成电路（采用双极型半导体元件）（采用双极型半导体元件）（采用双极型半导体元件）（采用双极型半导体元件）n n 晶体管晶体管晶体管晶体管 晶体管逻辑晶体管逻辑晶体管逻辑晶体管逻辑 TTL TTL n n射极偶合逻辑射极偶合逻辑射极偶合逻辑射极偶合逻辑 ECLECLn n集成注入逻辑集成注入逻辑集成注入逻辑集成注入逻辑 I I2 2L Ln n MOS MOS 集成电路集成电路集成电路集成电路（采用金属氧化物元件）（采用金属氧化物元件）

11、（采用金属氧化物元件）（采用金属氧化物元件）n nP P 沟道金属氧化物沟道金属氧化物沟道金属氧化物沟道金属氧化物 PMOS PMOS n nN N 沟道金属氧化物沟道金属氧化物沟道金属氧化物沟道金属氧化物 NMOS NMOS n n互补金属氧化物互补金属氧化物互补金属氧化物互补金属氧化物 CMOSCMOS第一节第一节 半导体二极管门电路半导体二极管门电路v 二极管的开关特性二极管的开关特性v 二极管与门和或门电路二极管与门和或门电路 硅：硅：0.5 V 锗：锗：0.1 V导通压降导通压降反向饱和电流反向饱和电流死区死区电压电压击穿电压击穿电压UBR锗锗硅：硅：0.7 V 0.7 V 锗：锗：

12、0.3V0.3VuEiVmA+-+-R一、半导体二极管的静态特性一、半导体二极管的静态特性一、半导体二极管的静态特性一、半导体二极管的静态特性3.1.1 二极管的开关特性二极管的开关特性：高电平：高电平：VIH=VCC低电平：低电平：VIL=0 V VI I=V=VIHIH,D D截止，截止，截止，截止，V VOO=V=VOHOH=V=VCCCC V VI I=V=VILIL,D D导通，导通，导通，导通，V VOO=V=VOLOL=0.7V=0.7V产生反向恢复过程的原因：产生反向恢复过程的原因：产生反向恢复过程的原因：产生反向恢复过程的原因：反向恢复时间反向恢复时间反向恢复时间反向恢复时间

13、t t t trererere就是存储电荷消散所需要的时间。就是存储电荷消散所需要的时间。就是存储电荷消散所需要的时间。就是存储电荷消散所需要的时间。二、二极管开关的动态特性二、二极管开关的动态特性二、二极管开关的动态特性二、二极管开关的动态特性 给二极管电路加入一个方波给二极管电路加入一个方波信号，研究电流的波形。信号，研究电流的波形。tre称为反向恢复时间称为反向恢复时间+-DLRvIi导通和截止状态间转换需要一定时间，转换的特性即为导通和截止状态间转换需要一定时间，转换的特性即为动态特性动态特性。vitVF-VRIF-IRt1tstt0.1IRit存储时间存储时间渡越时间渡越时间0V0V

14、3V3V3V3V0V0V3.1.2 二极管与门和或门电路0.7V0.7V0.7V0.7V0.7V0.7V3.7V3.7V0V0V3V3V0V0V3V3V0V0V0V0V3V3V3V3VV VB B（V V）V VY Y（V V）V VA A（V V）输输输输 入入入入输出输出输出输出0101BYA0011输输 入入0001输出输出 与逻辑真值表与逻辑真值表B+VAYDD3kR(+5V)CC12一、与门电路一、与门电路一、与门电路一、与门电路0V0V3V3V3V3V0V0V0V0V2.3V2.3V2.3V2.3V2.3V2.3V0V0V3V3V0V0V3V3V0V0V0V0V3V3V3V3VV

15、VB B（V V）V VY Y（V V）V VA A（V V）输输输输 入入入入输出输出输出输出二、或门电路二、或门电路二、或门电路二、或门电路YABDD21R0101BYA0011输输 入入0111输出输出 或逻辑真值表或逻辑真值表第二节第二节 CMOS门电路门电路v MOS管的开关特性管的开关特性v CMOS反相器反相器v 其他类型的其他类型的CMOS门电路门电路一、一、一、一、MOSMOS管的结构管的结构管的结构管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层PN结3.2.1 MOS管的开关特性二、二、二、二、

16、MOSMOS管的工作原理管的工作原理管的工作原理管的工作原理以以N N沟道增强型沟道增强型为例：为例：当加当加+V+VDSDS时，时，V VGSGS=0=0时，时，D-SD-S间是两个背向间是两个背向PNPN结串联，结串联，i iD D=0=0加上加上+V+VGSGS，且足够大至，且足够大至V VGS GS VVGS(th)GS(th),D-S,D-S间形成导电沟道间形成导电沟道（N N型层）型层）开启电压 iD(mA)0 uDS(V)uGS=10V 8V 6V 4V2V转移特性曲线转移特性曲线输出特性曲线输出特性曲线夹断区夹断区恒恒流流区区 0 UGS(th)uGS(V)iD(mA)可可变变

17、电电阻阻区区截止区：截止区：截止区：截止区：V VGSGSV 10 109 9恒流区：恒流区：恒流区：恒流区：i iD D 基本上由基本上由基本上由基本上由V VGSGS决定，与决定，与决定，与决定，与V VDS DS 关系不大关系不大关系不大关系不大可变电阻区：当可变电阻区：当可变电阻区：当可变电阻区：当V VDS DS 较低（近似为较低（近似为较低（近似为较低（近似为0 0），），），），V VGS GS 一定时，一定时，一定时，一定时，这个电阻受这个电阻受这个电阻受这个电阻受V VGS GS 控制、可变。控制、可变。控制、可变。控制、可变。三、三、三、三、MOSMOS管的开关特性管的开关

18、特性管的开关特性管的开关特性vIvOGDSRD+VDDv vI I 10 109 9 ，n ni iD D 0 0，v vOO V VDDDD，n nMOS MOS 管处于管处于管处于管处于断开断开断开断开状态。状态。状态。状态。v vI I V VGS(thGS(th)时，时，时，时，MOS MOS 管导通，管导通，管导通，管导通，n ni iD D=V=VDDDD/（R RD D+R+RONON）n nv vOO V VDDDDRRON ON/（R RD D+R+RONON）n nv vOO 0 0，MOS MOS 管处于管处于管处于管处于接通接通接通接通状态。状态。状态。状态。截止状态截

19、止状态截止状态截止状态 导通状态导通状态导通状态导通状态NMOSNMOS管和管和管和管和PMOSPMOS管的通断条件管的通断条件管的通断条件管的通断条件 GDSvGSNMOS当当vGS V VGS(th)GS(th)时导通时导通当当vGS V VGS(th)GS(th)时截止时截止 GDSvGSPMOS当当vGS V VGS(th)GS(th)时导通时导通 当当vGS V VGS(th)GS(th)时截止时截止 vIT1VDDvOT2一、一、一、一、CMOSCMOS非门的电路结构非门的电路结构非门的电路结构非门的电路结构漏极相连漏极相连做输出端做输出端PMOSNMOS柵柵极极相相连连做输入端做

20、输入端3.2.2 CMOS反相器二、二、二、二、CMOSCMOS非门的工作原理非门的工作原理非门的工作原理非门的工作原理vOVDDT1T2vIVIL=0V截止截止导通导通vOVDDvOVDDT1T2vI导通导通截止截止vO0VIH=VDD实现非的逻辑关系实现非的逻辑关系实现非的逻辑关系实现非的逻辑关系低低低低高高高高低低低低高高高高电压、电流传输特性：电压、电流传输特性：电压、电流传输特性：电压、电流传输特性：AB：T2截止，截止，iD为为0CD：T1截止，截止，iD为为0BC：T1、T2同时同时导通，导通，iD0在转折区中点，电在转折区中点，电流最大。流最大。噪声容限噪声容限 低电平噪声容限

21、低电平噪声容限高电平噪声容限高电平噪声容限VNL=VILmaxVOLmaxVNH=VOHminVIHminG111G2VOLmaxVIHminVOHminVILmax例例：某某 集集 成成 电电 路路 芯芯 片片，查查 手手 册册 知知 其其 最最 大大 输输 出出 低低 电电 平平VOLmax=0.1V，最最大大输输入入低低电电平平VILmax=1.5V，最最小小输输出出高高电电平平VOHmax=4.9V，最最小小输输入入高高电电平平VIHmax=3.5V，则则其其低低电电平平噪噪声容限声容限VNL=。（1）2.0V （2）1.4V （3）1.6V （4）1.2V VNL=VILmaxVOL

22、max=1.5V0.1V=1.4V CMOSCMOS反相器输入反相器输入反相器输入反相器输入/输出特性输出特性输出特性输出特性(1)(1)输入特性输入特性输入特性输入特性T2的导通内阻与的导通内阻与(vGS2)有关。有关。(vGS2)越大，导通内阻越小。越大，导通内阻越小。因此，在相同的负载电流因此，在相同的负载电流IOL下，下，VDD越高（越高（vGS2越大），导越大），导通时内阻越小，通时内阻越小，T2漏源之间压降越小，漏源之间压降越小，VOL越低。越低。CMOSCMOS门电路的静态输出特性门电路的静态输出特性门电路的静态输出特性门电路的静态输出特性 当门电路输出低电平时当门电路输出低电平

23、时 IOL1T21TLROLVDDVDDV 当门电路输出低电平时当门电路输出低电平时 随着负载电流的增加，随着负载电流的增加，T1管的导通压降加大，使得管的导通压降加大，使得VOH下降。下降。VOH=VDD-T1管导通压降。在同样的管导通压降。在同样的IOH值之下，值之下，T1的导通内的导通内阻越小，阻越小，VOH也就下降越小。也就下降越小。CMOSCMOS门电路的动态特性门电路的动态特性门电路的动态特性门电路的动态特性 1.状态转换时间状态转换时间 状状态态转转换换时时间间是是指指CMOS门门电电路路从从一一个个状状态态转转换换到到另另外一个状态所化的时间。外一个状态所化的时间。trtf上升

24、时间上升时间上升时间上升时间下降时间下降时间下降时间下降时间2.延迟时间延迟时间平均传输延迟时间平均传输延迟时间 trvIVOH50%VOHVOL0vO50%VOHtPHLtPLH高高高高低电平传输延迟时间低电平传输延迟时间低电平传输延迟时间低电平传输延迟时间低低低低高电平传输延迟时间高电平传输延迟时间高电平传输延迟时间高电平传输延迟时间BY+VDDAT1T2T4T33.2.3 其他类型的CMOS门电路1.CMOS与非门与非门 A、B当中有一个或全当中有一个或全为低电平时，为低电平时，T2、T4中中有一个或全部截止，有一个或全部截止，T1、T3中有一个或全部导通，中有一个或全部导通，输出输出Y

25、为高电平。为高电平。只有当输入只有当输入A、B全为全为高电平时，高电平时，T2和和T4导通，导通，T1和和T3截止，输出截止，输出Y才会才会为低电平。为低电平。BY+VDDAT2T1T4T32.CMOS或非门或非门 只要输入只要输入A、B当当中有一个或全为高电中有一个或全为高电平，平，T1、T3中有一个中有一个或全部截止，或全部截止，T2、T4中有一个或全部导通，中有一个或全部导通，输出输出Y为低电平。为低电平。只有当只有当A、B全为全为低电平时，低电平时，T1和和T3导导通，通，T2和和T4截止，输截止，输出出Y为高电平。为高电平。CMOS门电路组成满足的规律：门电路组成满足的规律：工作管相

26、工作管相工作管相工作管相串联串联串联串联，对应的负载管相对应的负载管相对应的负载管相对应的负载管相并联并联并联并联。工作管工作管工作管工作管先串后并先串后并先串后并先串后并，负载管负载管负载管负载管先并后串先并后串先并后串先并后串。工作管工作管工作管工作管相串为相串为相串为相串为“与与与与”，相并为相并为相并为相并为“或或或或”；先串后并为先先串后并为先先串后并为先先串后并为先“与与与与”后后后后“或或或或”；先并后串；先并后串；先并后串；先并后串为先为先为先为先“或或或或”后与。后与。后与。后与。在门电路的每个输入端、输出端各增设一级反在门电路的每个输入端、输出端各增设一级反相器，称之为相器

27、，称之为带缓冲器的带缓冲器的CMOS门电路门电路。CMOS反相器输出高低电平，输出电阻是一样的。反相器输出高低电平，输出电阻是一样的。3 3、漏级开路门电路（、漏级开路门电路（、漏级开路门电路（、漏级开路门电路（ODOD门）门）门）门）漏级开路门使用时，漏级开路门使用时，必须外接上拉电阻。必须外接上拉电阻。&ABFR RL L的计算方法的计算方法的计算方法的计算方法OD门输出全为门输出全为“1”时：时：IOH T5集电极漏电流集电极漏电流VOH=VDD IRLRL=VDD(nIOH+mIIH)RLnIOH+mIIHRLmax=VDDVOHmin并联并联并联并联ODOD门个数门个数门个数门个数V

28、OH“1”“1”“1”IOHIRLn个个VDDRL&IIHmm个个个个I IIHIHOD门输出中有一个为门输出中有一个为“0”时：时：VOL=VDD-(IOL-mIIL)RL当当VOL=VOLmax 时：时：RLmin=IOLmax-mIILVDDVOLmaxVOL“0”“1”“1”IOLIRLn个个VDDRL&IILmm 个个个个I IILIL3.CMOS3.CMOS传输门传输门传输门传输门CVDDvIvOTPTNCs sd dTGvIvOCC符号符号C0、，即C端为低电平（0V）、端为高电平（VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、，即C端为高

29、电平（VDD）、端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，vovI。CMOS模拟开关模拟开关 CMOS模拟开关：实现单刀双掷开关的功能。模拟开关：实现单刀双掷开关的功能。C=0时，时，TG1导通、导通、TG2截止，截止，uO=uI1；C=1时，时，TG1截止、截止、TG2导通，导通，uO=uI2。4.CMOS三态门三态门11AENTP2TP1TN1TN2AENY+VDD(a)电路(b)符号EN=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。EN=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平

30、和低电平3种状态，是一种三态门。讨论题：讨论题：CMOS门电路多余引脚的处理门电路多余引脚的处理。将将2输输入入的的CMOS逻逻辑辑门门转转换换成成CMOS反反相相器器，其其中中的的一个引脚多余，请分析以下一个引脚多余，请分析以下4种处理方法的合理性。种处理方法的合理性。ZXZ1KVDDX1KZX1悬空悬空ZX1(a)(b)(c)(d)结结论论：CMOS门门电电路路多多余余引引脚脚不不能能悬悬空空；输输入入引引脚脚接接一一电电阻阻到地相当于输入低电平到地相当于输入低电平。输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。输入端悬

31、空极易产生感应较高的静电电压，造成器件的永久损坏。输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。输入端悬空、通过电阻接地或接电源电压时、输入端逻辑输入端悬空、通过电阻接地或接电源电压时、输入端逻辑输入端悬空、通过电阻接地或接电源电压时、输入端逻辑输入端悬空、通过电阻接地或接电源电压时、输入端逻辑状态的确定。状态的确定。状态的确定。状态的确定。n nCMOSCMOSCMOSCMOS 门电路门电路门电路门电路n n输入端不允许悬空输入端不允许悬空输入端不允许悬空输入端不允许悬空n n通过电阻接地等效于接低电平；通过电阻接地等效于接低电平；通过电阻接地等效于接低电平；通过电阻接地等效于接

32、低电平；n n通过电阻接电源等效于接高电平。通过电阻接电源等效于接高电平。通过电阻接电源等效于接高电平。通过电阻接电源等效于接高电平。n nTTLTTLTTLTTL门电路门电路门电路门电路n n输入端悬空相当于接高电平输入端悬空相当于接高电平输入端悬空相当于接高电平输入端悬空相当于接高电平n n通过电阻接地或接电压时，输入端的逻辑状态与电阻的大通过电阻接地或接电压时，输入端的逻辑状态与电阻的大通过电阻接地或接电压时，输入端的逻辑状态与电阻的大通过电阻接地或接电压时，输入端的逻辑状态与电阻的大小有关。小有关。小有关。小有关。n nR1R1k k，输入端相当于接高电平，输入端相当于接高电平，输入端

33、相当于接高电平，输入端相当于接高电平n nR R1 1k k，电阻相当于导线，电阻相当于导线，电阻相当于导线，电阻相当于导线三三极管的开关特性极管的开关特性RbRc+VCCbce截止状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3VQ2ui iB e Rb biC(mA)直流负载线 VCC Rc 0+VCCiC uo工作原理电路输出特性曲线80A60A40A20AiB=00 UCES VCC uCE(V)0 0.5 uBE(V)输入特性曲线iB(A)Q1Q Rc c饱和区截止区放大区ui=0.3V时，因为uBE0.5V，iB

34、=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：ui=1V时，三极管导通，基极电流：因为0iBIBS，三极管工作在饱和状态。输出电压：uoUCES0.3VTTL反相器TTL集成逻辑门电路的输入和输出结构均采用集成逻辑门电路的输入和输出结构均采用半导体三极管，所以称晶体管半导体三极管，所以称晶体管晶体管逻辑门电路，晶体管逻辑门电路，简称简称TTL电路。电路。TTL电路的基本环节是反相器。电路的基本环节是反相器。简单了解简单了解TTL反相器的电路及工作原理，重点反相器的电路及工作原理，重点掌握其特性曲线和主要参数（应用所需知识）。掌握其特性曲线和主要参数（应用所需知识）。一、一、

35、一、一、TTLTTL反相器的工作原理反相器的工作原理反相器的工作原理反相器的工作原理1.电路组成电路组成输输输输出出出出级级级级输输输输入入入入级级级级中中中中间间间间级级级级L+VCCD2AT1T5T2R1R4R2T4R3D1（1）当输入低电平时，）当输入低电平时，vA=0.3V，T1发射结导通，发射结导通，vB1=0.3V+0.7V=1V，T2和和T5均截止，均截止，T4和和D2导通导通vOVCC VBE4-VD5V-0.7V-0.7V=3.6VL+VCCD2AT1T5R1R4T4T2R2R3D11V3.6V0.3V2.工作原理工作原理（2）当输入高电平时，）当输入高电平时，vA=3.6V

36、，T1处于倒置工作状态，集处于倒置工作状态，集电结正偏，发射结反偏，电结正偏，发射结反偏，vB1=0.7V3=2.1V，T2和和T5饱和，输出为低电平饱和，输出为低电平vO=0.3V。L+VCCD2T1T5R1R4T4T2R2R3D12.1V0.3V3.6VAABY+5VT1T2D4T3T4R1R2R3R44k1.6k130W1k0.3V1.0V5-0.7-0.7=3.6VT2，T4截止1.有一个输入端输入低电平有一个输入端输入低电平T3，D4导通其他类型的TTL门电路一、一、TTL与非门工作原理与非门工作原理2.两个输入端都输入高电平两个输入端都输入高电平2.1V3.6V3.6VT2、T4饱和导通0.7V1.0VT3导通，D4截止UCES=0.3VABY+5VT1T2D4T3T4R1R2R3R44k1.6k130W1k功能表功能表真值表真值表逻辑表达式逻辑表达式输入有低，输出为高；输输入有低，输出为高；输入全高，输出为低。入全高，输出为低。A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。TTL或非门