数字部分第4章-康华光-第五版-樊冰.ppt

《数字部分第4章-康华光-第五版-樊冰.ppt》由会员分享，可在线阅读，更多相关《数字部分第4章-康华光-第五版-樊冰.ppt（111页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第4章章 组合逻辑电路组合逻辑电路主要内容主要内容:4.1 组合逻辑电路的分析组合逻辑电路的分析 4.2 组合逻辑电路的设计组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.4 若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路4.14.1 组合逻辑电路的分析组合逻辑电路的分析一一.组合逻辑电路的特点组合逻辑电路的特点 电电路路任任一一时时刻刻的的输输出出只只决决定定于于该该时时刻刻各各输输入入的的组合，而与电路的原来的输入无关组合，而与电路的原来的输入无关。组组合合电电路路就就是是由由门门电电路路组组合合而而成成，没没有有反反馈馈通通路路；电电路中没有记忆单

2、元。路中没有记忆单元。每一个输出变量是全部或部分每一个输出变量是全部或部分输入变量的函数：输入变量的函数：L1 1=f1 1（A1 1、A2 2、Ai）L2 2=f2 2（A1 1、A2 2、Ai）Lj=fj（A1 1、A2 2、Ai）二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法分析过程：分析过程：例例1 1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。解：（解：（1 1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助 中间变量中间变量P P。（2）化简与变换：）化简与变换：（3）由表达式列出真

3、值表。）由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能：当当A、B、C三个变量不一致时，三个变量不一致时，电路输出为电路输出为“1”，所以这个电路，所以这个电路称为称为“不一致电路不一致电路”。4.2 4.2 组合逻辑电路的设计组合逻辑电路的设计 设计过程的基本步骤：设计过程的基本步骤：例例1 1：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1 1）约定：）约定：A A，B B，C C分别表示三个人的意见，同意为分别表示三个人的意见，同意为1 1，不同意，不同意 为为0 0；L L表示结果，表示结果，1 1为通过，

4、为通过，0 0为不通过。为不通过。（3 3）由真值表写出逻辑表达式：）由真值表写出逻辑表达式：（2 2）列真值表：）列真值表：（5 5）画出逻辑图）画出逻辑图如果，要求用与非门实现该逻辑电路，就应将表达式转换成如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非与非与非与非表达式：表达式：画出逻辑图如图所示画出逻辑图如图所示（4）卡诺图化简）卡诺图化简例例2 2：设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0（火警）、（火警）、I1（盗警）和（盗警）和 I2（日常业务）三种输入信号，通过排队电路分别从（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输输

5、 出，在同一时间只能有一个信号通过。如果同时有两个以上信号出，在同一时间只能有一个信号通过。如果同时有两个以上信号 出现时，应首先接通火警信号，其次为盗警信号，最后是日常业出现时，应首先接通火警信号，其次为盗警信号，最后是日常业 务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成 门电路门电路74LS00（每片含（每片含4个个2输入端与非门）实现。输入端与非门）实现。解解：（1）约约定定：I0、I1和和I2分分别别表表示示有有无无火火警警、盗盗警警和和日日常常业业务务（因因为为题题目目中中已已经经给给出出，所所以以要要按按题题目目中

6、中的的要要求求来来做做），有有用用1表表示示，无无用用0表表示示；L0、L1、L2分分别别表表示示火火警警、盗盗警警和和日日常常业业务务的的输输出出信信号号，能能输输出用出用1表示，不能输出用表示，不能输出用0表示。表示。（2）列真值表：）列真值表：（3）对对三三个个输输出出信信号号，分分别别用用卡卡诺诺图图化化简简，得得到到各各输输出出的的最最简简与与-或逻辑表达式：或逻辑表达式：真值表瘦身画法真值表瘦身画法（4）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式：（5）画出逻辑图。）画出逻辑图。例例3 3 设计一个将余设计一个将余3 3码变换成码变换成8421BCD842

7、1BCD码的组合逻辑电路码的组合逻辑电路。解：本题不需要做约定解：本题不需要做约定（1 1）根据题目要求，列出真值表：）根据题目要求，列出真值表：或真值表写成：或真值表写成：（2 2）用卡诺图进行化简。（注意利用无关项）用卡诺图进行化简。（注意利用无关项）化简后得到的逻辑表达式为：化简后得到的逻辑表达式为：（3）由逻辑表达式画出逻辑图。）由逻辑表达式画出逻辑图。4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险 4.3.1 产生竞争冒险的原因产生竞争冒险的原因 竞争：竞争：一一个逻辑门的两个输入信号同时向相反的方向变化，个逻辑门的两个输入信号同时向相反的方向变化，而变化的时间有差异的现象

8、，称为而变化的时间有差异的现象，称为竞争。竞争。竞争冒险：竞争冒险：由竞争而可能产生输出干扰脉冲的现象称为由竞争而可能产生输出干扰脉冲的现象称为竞争冒险。竞争冒险。1冒险冒险（输出信号可能出现不应该出现的（输出信号可能出现不应该出现的1信号）信号）&例：例：产生了冒险产生了冒险 在一定的条件下，如果门电路的输出端表达式可等价于在一定的条件下，如果门电路的输出端表达式可等价于两个互补信号的相乘或相加，就会产生竞争冒险。两个互补信号的相乘或相加，就会产生竞争冒险。0冒险冒险（输出信号可能出现不应该出现的（输出信号可能出现不应该出现的0信号）信号）例例1:判断图示电路是否存在冒险，如有，指出冒险类型

9、，判断图示电路是否存在冒险，如有，指出冒险类型，画出输出波形。画出输出波形。解：如果令解：如果令 AC0，则有，则有 该电路存在该电路存在l冒险冒险 例例2:判断逻辑函数判断逻辑函数 是否存在冒险。是否存在冒险。三冒险现象的消除方法三冒险现象的消除方法 1、加冗余项。、加冗余项。2、变换逻辑式，消去互补变量。、变换逻辑式，消去互补变量。3、增加输出滤波电容、增加输出滤波电容4、尽量避免输入信号出现类似、尽量避免输入信号出现类似“1001”的变化。的变化。4.4 若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路编码器CD4532译码器/数据分配器数据选择器数值比较器算术运算电路1.1.编码器

10、的定义与工作原理编码器的定义与工作原理编编码码起起名名字字，用用文文字字、符符号号或或者者数数码码表表示示特特定定信信息息的的过过程。程。在数字系统中，将特定的逻辑信号编为一组二进制代码。在数字系统中，将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。能够实现编码功能的逻辑部件称为编码器。一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位二进制数编码。位二进制数编码。N和和n之间满足下列关系之间满足下列关系:2 2n nN N 4.4.1 4.4.1 编码器编码器一、普通编码器一、普通编码器例：例：试设计一个试设计一个4线线-2线编码器电路，可将线编

11、码器电路，可将4个信息编成个信息编成2位代码，假设任一瞬间，位代码，假设任一瞬间，4个信息必须有一个而且只个信息必须有一个而且只能有一个处于有效状态。能有一个处于有效状态。解：解：约定：输入为高电平有效，信息有效用约定：输入为高电平有效，信息有效用1表示，无表示，无效用效用0表示。表示。4个信息分别用个信息分别用I0，I1，I2，I3表示，表示，2位代码用位代码用A1，A0表示，且对应的关系为：表示，且对应的关系为：A1 A0 I0：0 0 I1：0 1 I2：1 0 I3：1 1列出真值表如下：列出真值表如下：在在使使用用上上述述编编码码电电路路的的过过程程中中，必必须须保保证证输输入入I0

12、，I1，I2，I3任任一一瞬瞬间间必必须须有有一一个个而而且且只只能能有有一一个个处处于于有有效效状状态态，因因为为我我们们在在设设计计此此电电路路的的过过程程中中使使用用了了无无关关项项。使使用用此此电电路路时时必必须须遵遵守守无无关关项项。否否则则该该编编码码器器不不能能给给出出正正确确的的编编码码，从从而而导导致致编编码码混混乱乱。比比如如I1和和I2同同时时为为1 1时时，该该编编码码器器的的输出输出A A1 1A A0 0为为0000。从从前前面面的的组组合合电电路路设设计计一一节节中中我我们们已已经经知知道道，此此电电路路的的设设计计完完全全可可以以使使用用另另外外的的一一种种约约

13、定定，例例如如输输入入信信息息有有效效用用0 0表表示示，无无效效用用1 1表表示示。4 4个个输输入入信信息息分分别别用用I I0 0，I I1 1，I I2 2，I I3 3表表示示，2 2位位代代码码用用A A1 1，A A0 0表表示示，且且对对应应的的关关系系为为：信信息息I I0 0的的编编码码为为11,11,信信息息I I1 1的的编编码码为为01,01,信信息息I I2 2的的编编码码为为10,10,信信息息I I3 3的编码为的编码为0000。可以列出对应的真值表，读者可以自行完成余下的设计工作。可以列出对应的真值表，读者可以自行完成余下的设计工作。例例2 2：设计一个键控设

14、计一个键控8421BCD8421BCD码编码器。（任一瞬间可以无任何码编码器。（任一瞬间可以无任何有效输入，不能同时有两个或两个以上的输入有效）有效输入，不能同时有两个或两个以上的输入有效）解：解：（1 1）列出真值表）列出真值表（应该有（应该有10241024行行)（2）由真值表写出逻辑表达式）由真值表写出逻辑表达式重新整理得：重新整理得：（3 3）由表达式画）由表达式画出逻辑图：出逻辑图：97531SSSSSD=（4 4）增加）增加控制使能标志控制使能标志GS：当按下当按下S0S9任意一个键时，任意一个键时，GS=1，表示有，表示有信号输入；信号输入；当当S0S9均没均没按下时，按下时，G

15、S=0，表示没有信号表示没有信号输入。输入。例例3 3 设设计计一一个个3 3位位二二进进制制编编码码器器，假假设设任任一一瞬瞬间间，8个个信息必须有一个而且只能有一个处于有效状态信息必须有一个而且只能有一个处于有效状态解：约定：解：约定：输入为高电平有效。输入为高电平有效。8个信息分别用个信息分别用I0，I1，I2，I3，I4，I5，I6，I7 表表示示，3位位代代码码用用A2，A1，A0表表示示，且且对应的关系为：对应的关系为：A2 A1 A0 I0：000 I1：001 I2：010 I3：011 I4：100 I5：101 I6：110 I7：111 由真值表写出各输出的逻辑表达式为：

16、由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路：用门电路实现逻辑电路：例例4 4 设计一个设计一个4 4线线-2-2线优先编码器，任一时刻必须有一个输入有效，线优先编码器，任一时刻必须有一个输入有效，但允许多个输入同时有效。但允许多个输入同时有效。解：解：约定：输入为高电平有效，信息有效用约定：输入为高电平有效，信息有效用1表示，无效用表示，无效用0表示。表示。4个信息分别用个信息分别用I0，I1，I2，I3表示，表示，2位代码用位代码用A1，A0表示，且表示，且对应的关系为：对应的关系为：A1 A0 I0：00 I1：01 I2：10 I3：11I0，I1，I2，I3的优先级依次升高

17、的优先级依次升高二、优先编码器二、优先编码器特点：特点：输入信号具有优先级，当多个输入信号同时有效时，优输入信号具有优先级，当多个输入信号同时有效时，优先编码器只对优先级最高的输入信号进行编码。先编码器只对优先级最高的输入信号进行编码。列出真值表如下：列出真值表如下：用卡诺图化简用卡诺图化简 0AI II I0 12 30001111000011110X101110111010101 用门电路实现逻辑电路：用门电路实现逻辑电路：集成优先编码器芯片集成优先编码器芯片CD4532CD4532引脚分布引脚分布常用逻辑符号常用逻辑符号内部逻辑图见教材内部逻辑图见教材142页图（页图（a）EIEI为使能

18、输入端。为使能输入端。输入为高电平有效，输入为高电平有效，I7优先级别最高。优先级别最高。GS为工作标志端，高电平有效。为工作标志端，高电平有效。EO为使能输出端，用于级联多个为使能输出端，用于级联多个CD4532。输输 入入输输 出出EI I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y0 GS EO L H L L L L L L L L H H H L H H L L H H L L L H H L L L L H H L L L L L H H L L L L L L H H L L L L L L L H L L L L L L L L L H H H H H L H H

19、 L H L H L H H L H L L H L L H H H L L H L H L L L H H L L L L H L三三编码器的应用编码器的应用 1 1编码器的扩展编码器的扩展用两片用两片CD4532CD4532优先编码器串行扩展实现的优先编码器串行扩展实现的1616线线44线优先编码器线优先编码器0I1I2I3I4I5I6I7IA2A1A0GSEOEICD4532(2)I01I2II3I4I56I7IA21A0AGSEOEICD4532(1)1X2XX560X7XX3XX4X14915X813XX10XX1112XXGSY0Y1Y2Y3EOEI111112 2组成组成8421

20、BCD 8421BCD 编码器编码器72I0I1Y6I5I4II3I0ICD4532YEIEOGS21YII457I162III03III98IY0Y1Y2Y311 1第五节第五节 译码器译码器/数据分配器数据分配器一译码器的定义与功能：与编码器相反一译码器的定义与功能：与编码器相反译码器译码器将输入代码转换成特定的输出信号将输入代码转换成特定的输出信号例：例：2 2线线44线译码器线译码器写出各输出函数表达式：写出各输出函数表达式：画出逻辑电路图：画出逻辑电路图：二、集成译码器二、集成译码器1.1.二进制译码器二进制译码器74HC138374HC1383线线88线译码器线译码器加了引脚名字的

21、加了引脚名字的74X138的国标符号的国标符号 74X138的常用符号的常用符号 74X138的引脚图的引脚图 以以A2 A1 A0的顺序，的顺序，A2为高位对最小项编号时，为高位对最小项编号时，Y的下标与的下标与m的下标一致的下标一致1 1实现组合逻辑电路实现组合逻辑电路例例1 1 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项表达式，再转换成与非再转换成与非与非形式。与非形式。L(A,B,C)=m3+m5+m6+m7=用一片用一片7413874138加一个与非门就可实现该逻辑函数。加一个与非门就可实现该逻辑函数。

22、三、译码器的应用三、译码器的应用 例例2 某组合逻辑电路的真值表如下所示，试用译码器和门电某组合逻辑电路的真值表如下所示，试用译码器和门电 路设计该逻辑电路。路设计该逻辑电路。解解：写写出出各各输输出出的的最最小小项项表表达达式式，再再转转换换成成与与非非与与非形式非形式:用用一一片片74138加加三三个个与与非非门门就就可可实实现现该该组组合合逻逻辑电路。辑电路。可可见见，用用译译码码器器实实现现多多输输出出逻逻辑辑函函数数时时，优优点点更明显。更明显。用译码器实现多输出组合逻辑函数的步骤用译码器实现多输出组合逻辑函数的步骤1.写出逻辑函数的最小项和的形式；写出逻辑函数的最小项和的形式；2.

23、将逻辑函数的最小项和的表达式变换成与非与将逻辑函数的最小项和的表达式变换成与非与非式；非式；3.画出接线图。画出接线图。4.如果函数为如果函数为4变量函数，用变量函数，用3/8线译码器实现，线译码器实现，则需先用两片则需先用两片3/8线译码器扩展成线译码器扩展成4/16线译码器，线译码器，在此基础上进行以上步骤。在此基础上进行以上步骤。2译码器的扩展译码器的扩展用两片用两片74138扩展为扩展为4线线16线译码器线译码器5线线-32线译码器电路参见教材线译码器电路参见教材147页页3构成数据分配器构成数据分配器 数据分配器数据分配器将一路输入数据根据地址选择码分配给多将一路输入数据根据地址选择

24、码分配给多 路数据输出中的某一路输出。路数据输出中的某一路输出。用用74138译码器设计一个译码器设计一个“1线线-8线线”数据分配器数据分配器第第1种方案：种方案：G2A作为数据输入端，作为数据输入端，Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端作为数据输出端当当A2 A1 A0=000 时：时：当当A2 A1 A0=001 时：时：当当A2 A1 A0=010 时：时：第第2种方案：种方案：G2B作为数据输入端，作为数据输入端，Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端作为数据输出端第第3种方案：种方案：G1作为数据输入端，作为数据输入端，Y0 Y1 Y2

25、 Y3 Y4 Y5 Y6 Y7作为数据输出端，反相输出作为数据输出端，反相输出4 4、数字显示译码器、数字显示译码器常常用用的的数数字字显显示示器器有有多多种种类类型型，按按显显示示方方式式分分，有有字字型型重重叠叠式式、点阵式、分段式等。点阵式、分段式等。按按发发光光物物质质分分，有有半半导导体体显显示示器器，又又称称发发光光二二极极管管(LED)显显示示器器、荧光显示器、液晶显示器、气体放电管显示器等。荧光显示器、液晶显示器、气体放电管显示器等。（1 1）七段数字显示器原理）七段数字显示器原理按内部连接方式不同，七段数字显示器分为按内部连接方式不同，七段数字显示器分为共阴极共阴极和和共阳极

26、共阳极两种。两种。共阳极共阳极共阴极共阴极（2 2）七段显示译码器）七段显示译码器74HC451174HC4511 七七段段显显示示译译码码器器74HC4511是是一一种种与与共共阴阴极极数数字字显显示示器器配配合合使使用的集成译码器。用的集成译码器。当输入当输入1001时时与教材与教材151页对照页对照74HC4511的逻辑功能：的逻辑功能：（3）正正常常译译码码显显示示。LT=1，BI=1，LE=0时时，对对输输入入为为十十进进制制数数l15的的二二进进制制码码（00001111）进进行行译译码码，产产生生对对应应的的七七段段显显示示码。码。（4）锁锁存存。当当LT=1，BI=1，LE=1

27、时时，输输出出不不再再随随输输入入的的变变化化而而变变化，而是保持化，而是保持LE由由0变为变为1之前瞬间的输出。之前瞬间的输出。（1）试试灯灯。当当LT=0时时，无无论论输输入入怎怎样样，ag输输出出全全1，数数码码管管七七段段全全亮亮。由由此此可可以以检检测测显显示示器器七七个个发发光光段段的的好好坏坏。LT称称为为试试灯灯输输入入端。端。（2）灭灯。）灭灯。当当LT=1，BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输均输 出出0，显示器全灭。因此，显示器全灭。因此BI称为灭灯输入端。称为灭灯输入端。综上：综上：74HC4511的控制端中LT的优先级最高然后是BI，最

28、后是LE。BI端可以实现多位数显示时的端可以实现多位数显示时的“无效无效0消隐消隐”功能。功能。数据选择器数据选择器一、一、数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理数据选择器数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。根据地址选择码从多路输入数据中选择一路，送到输出。1DD0Yn位地址选择信号D2-1数据选择器示意图数数据据输输出入n例：例：四选一数据选择器四选一数据选择器根据功能表，可写出输出逻辑表达式：根据功能表，可写出输出逻辑表达式：由逻辑表达式画出逻辑图：由逻辑表达式画出逻辑图：1、74LS151功能框功能框图图D7YYE7474HC151151D6

29、D5D4D3D2D1D0S2S1S0二、集成电路数据选择器二、集成电路数据选择器8选选1数据选择器数据选择器74HC1512 2个互补个互补输出端输出端8 8 路数据路数据输入端输入端1 1个使能个使能输入端输入端3 3 个地址个地址输入端输入端2、74HC151的逻辑图的逻辑图3、74HC151的功能表的功能表当当E=1时，时，Y=0。当当E=0时时输 入输 出使 能选 择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD7当以当以S2为高位为高位S0为低位时，最小项编号为低位时，最小项编号m的下标与的下标与D的的下标

30、正好一致，这样便于记忆逻辑表达式下标正好一致，这样便于记忆逻辑表达式三、数据选择器的应用三、数据选择器的应用1数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成组成“16选选1”数据选择器数据选择器D01D2D3D4D5D6D7D0S1S2SYY74151(2)0D1DD2D34D5D6D7D0S1SS2YY74151(1)YY11D12435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70&2实现单输出组合逻辑函数实现单输出组合逻辑函数（1）当当逻逻辑辑函函数数的的变变量量个个数数和和数数据据选选择择器器的的地地址址输输入入变变量量个个数数

31、相相同同时时，可直接用数据选择器来实现逻辑函数。可直接用数据选择器来实现逻辑函数。例例 试用试用8选选1数据选择器数据选择器74151实现逻辑函数：实现逻辑函数：解解：将将逻逻辑辑函函数数转转换换成成最最小小项表达式：项表达式：L(A,B,C)=m3+m5+m6+m7 画出连线图。画出连线图。YAD3474151E7DD DD162DY1DD02A5A0AB CL01图4.3.5 例4.3.1逻辑图（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例例 试用试用4选选1数据选择器实现逻辑函数：数据选择器实现逻辑函数：解：解：

32、将将A、B接到地址输入端，接到地址输入端，C加到适当的数据输入端。加到适当的数据输入端。作出逻辑函数作出逻辑函数L的真值表，根据真值表画出连线图。的真值表，根据真值表画出连线图。用数据选择器实现组合逻辑函数的步骤用数据选择器实现组合逻辑函数的步骤:1.写出数据选择器的输出逻辑表达式写出数据选择器的输出逻辑表达式Y；2.确定数据选择器的地址输入变量与所要实现的逻辑函数确定数据选择器的地址输入变量与所要实现的逻辑函数中的逻辑变量的对应关系；中的逻辑变量的对应关系；3.把逻辑函数把逻辑函数L变换成（与地址有关的）最小项和的形式变换成（与地址有关的）最小项和的形式；4.比较比较1、3两个表达式两个表达

33、式Y=L，确定数据选择器的，确定数据选择器的Di（可以（可以是常量，也可以是表达）；是常量，也可以是表达）；5.画出接线图。画出接线图。3 3、实现并行数据到串行数据的转换实现并行数据到串行数据的转换1、一位数值比较器一位数值比较器(设计设计)数值比较器：对两个数值比较器：对两个1位数字进行比较（位数字进行比较（A、B），以），以判断其大小的逻辑电路。判断其大小的逻辑电路。输入：两个一位二进制数输入：两个一位二进制数 A、B。输出：输出：FBA=1，表示，表示A大于大于BFBABA=FBAABBA+=FBA=一位数值比较器真值表一位数值比较器真值表10011001010101010000FA=

34、BFABBA输输 出出输输 入入2、二、二 位数值比较器：位数值比较器：输入：两个输入：两个2 2位二进制数位二进制数 A=A1 A0、B=B1 B0能否用能否用1 1位数值比较器设计两位数值比较器位数值比较器设计两位数值比较器?比较两个比较两个2 2 位二进制数的大小的电路位二进制数的大小的电路当高位当高位（A1、B1）不相等时，无需比较低位（）不相等时，无需比较低位（A0、B0），高），高位比较的结果就是两个数的比较结果。位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。当高位相等时，两数的比较结果由低位比较的结果决定。用一位数值比较器设计多位数值比较器的

35、原则用一位数值比较器设计多位数值比较器的原则 真值表真值表001010100A0 B0A0 B0A0=B0A1=B1A1=B1A1=B1010A1 B1FA=BFABA0 B0A1 B1输 出输 入FAB=(A1B1)+(A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB=(A1B1)+(A1=B1)(A0B=(A1B1)+(A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB=(A1B1)+(A1=B1)(A0BIABFA B3HLLA3 B2HLLA3=B3A2 B1HLLA3=B3A2=B2A1 B0HLLA3=B3A2=B2A1=B1A0 FBA 9

36、CS9 1如何确定如何确定CS9的值？的值？列出列出CS9信号的真值表信号的真值表S3S2S1S0CS9000000001000100001100100001010011000111010000100101010110111110011101111101111113、减法运算 在实际应用中，通常是将减法运算变为加法运算来处在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。理，即采用加补码的方法完成减法运算。若若n位二进制的原码为位二进制的原码为N原原，则与它相对应的，则与它相对应的2 的补码为的补码为N补补=2N N原原补码与反码的关系式补码与反码的关系式N补补

37、=N反反+1设两个数设两个数A、B相减，利用以上两式相减，利用以上两式可得可得A B=A+B补补 2n=A+B反反+1 2n1 1）A B 0的情况。的情况。2 2）A B 0的情况的情况。结果结果表明，在表明，在AB 0时，时，所得的差就是差的原码。所得的差就是差的原码。在在AB 0时，时，所得的差是差所得的差是差绝对值的补码。绝对值的补码。A=0101，B=0001A=0001，B=0101 1 0 1 0 0 0 1 1 0 0 0110输出为原码的输出为原码的4 4位减法运算逻辑图位减法运算逻辑图4 组合逻辑电路小结组合逻辑电路小结4.1组合逻辑电路的分析组合逻辑电路的分析4.2组合逻辑电路的设计组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路常用组合逻辑集成电路编码器编码器（CD4532）译码器译码器/数据分配器（数据分配器（74x138、74HC4511）数据选择器（数据选择器（74HC151）4.4.4 数值比较器（数值比较器（74HC85）4.4.5 算术运算电路（算术运算电路（74x283）